"Programmable Logic Device" (PLD) Dispositivo Lógico Programable

Unidad III y IV

Get Started. It's Free
or sign up with your email address
"Programmable Logic Device" (PLD) Dispositivo Lógico Programable by Mind Map: "Programmable Logic Device" (PLD) Dispositivo Lógico Programable

1. ¿Qué es un PLD? Los PLD son dispositivos que contienen muchos elementos lógico (compuertas AND, OR, inversores y flip-flops) y que pueden ser configurados como el usuario desee y que el componente soporte.

2. Páez Ortega Oswaldo Emmanuel - 5IM3

2.1. unidad iii & iv

3. Páez Ortega Oswaldo Emmanuel - 5IM3

3.1. UNIDAD III & IV

4. Se dividen en 3 grupos: SPLD, CPLD y FPGA

4.1. SPLD (Dispositivos Lógicos Programables Simples): Dispositivos que contienen una matriz de conexiones de compuertas AND, un arreglo de compuertas OR y/o una memoria

4.1.1. Su estructura interna se basa en matrices programables, ya sean OR y/o AND, a través de anti-fusibles de silicio, fusibles o transistores CMOS borrables eléctricamente.

4.1.1.1. Existen 4 subgrupos de estos PLD's: PROM, PAL, PLA y GAL

4.1.1.1.1. PROM (ROM Programable): PLD con matriz de compuertas AND fija pero matriz de compuertas OR programable. Es un gran dispositivo combinacional.

4.1.1.1.2. PAL (Lógica de Arreglo Programable): PLD diseñado para superar desventajas de los PLA. Cuenta con matrices de OR fijas pero matriz AND programable. Son más rápidos, más baratos y más pequeños que un PLA.

4.1.1.1.3. PLA (Arreglo Lógico Programable): PLD que permite representar funciones Boolenas como suma de productos. Combina características de la PROM y de la PAL: Matrices AND & OR programables.

4.1.1.1.4. GAL (Lógica de Arreglo Genérico): PLD diseñado para emular muchas PAL con el beneficio de que puede ser re-programado y esto se debe a que cuenta con una memoria EEPROM

4.2. CPLD (Dispositivo Lógico Programable Complejo): Dispositivo que puede emular cientos de compuertas inter-conectadas entre sí, junto con flip-flop's.

4.2.1. Un CPLD contiene macroceldas que van desde 16 hasta 1024. Una macrocelda equivale alrededor de 40 compuertas y un Flip-Flop programable.

4.2.1.1. Existen 3 sub-grupos: OTP, borrable por luz UV, borrable eléctricamente

4.2.1.1.1. OTP (Programable una sola vez): CPLD que mantiene sus datos almacenados para siempre; utiliza fusibles como enlace y por lo tanto no se puede reprogramar

4.2.1.1.2. Borrable mediante luz UV: CPLD que cuenta con una compuerta flotante que le permite se borrable mediante luz ultravioleta (UV); por lo tanto es reprogramable pero su vida es de alrededor 1000 ciclos de borrado/escritura.

4.2.1.1.3. CPLD borrable eléctricamente: CPLD que puede ser re-programada mediante pulsos eléctricos. Su vida es de alrededor 1000 ciclos.

4.3. FPGA (Arreglo de Compuertas Programables en Campo): Es una matriz de compuertas programables fabricados para que sean configurados por el cliente después de la fabricación

4.3.1. Su composición interna varía según el modelo, pero puede haber desde un millón de compuertas hasta mas de 8 millones de compuertas. De igual manera en los flip-flops que van desde 10,240 hasta 69,120 unidades.

4.3.1.1. Existen 4 subrupos de FPGA: SRAM, Anti-Fuse, Flash y Flash con SRAM

4.3.1.1.1. SRAM (RAM dinámica): FPGA basado en memoria SRAM que sirve para la configuración de cada sector del FPGA.

4.3.1.1.2. Anti-Fuse (Anti-Fusible): FPGA basado en una anti-fusible para cada macro-celda que mantiene la configuración del dispositivo.

4.3.1.1.3. Flash: FPGA reprogramable y no volátil.

4.3.1.1.4. Flash con SRAM: FPGA basa en celdas FLASH para guardar datos de configuración y celdas SRAM para configuración lógica