1. Fases de una instrucción
1.1. Fetch F
1.1.1. Busca en memoria
1.2. Decode D
1.2.1. Separar campos
1.3. Execution X
1.3.1. Ejecución operación OP
1.4. Memory Access M
1.4.1. Leer/Escribir en memoria
1.5. WriteBack W
1.5.1. Escribir en un registro
1.6. Instrucciones MIPS
1.6.1. Tipo
1.6.1.1. I
1.6.1.1.1. Load
1.6.1.1.2. Store
1.6.1.1.3. Aritméticas Lógicas
1.6.1.1.4. Saltos condicionales/incondicionales
1.6.1.2. R
1.6.1.2.1. Aritméticas Lógicas
1.6.1.3. J
1.6.1.3.1. Saltos incondicionales
2. Diseño
2.1. Módulos
2.1.1. Ruta de control
2.1.2. Ruta de datos
2.2. Circuito digital
2.2.1. Parte combinacional
2.2.1.1. Salidas
2.2.1.1.1. En función de las entradas
2.2.2. Parte secuencial
2.2.2.1. Salida
2.2.2.1.1. Depende de los anteriores
2.3. Procesador Secuencial
2.3.1. Instrucciones
2.3.1.1. Encadenadas
2.3.2. Temporizacion
2.3.2.1. Monociclo
2.3.2.1.1. Instrucción completa en un ciclo
2.3.2.1.2. CPI=1
2.3.2.1.3. Duración ciclo
2.3.2.2. Multiciclo
2.3.2.2.1. Instruciones tardan mas de un ciclo
2.3.2.2.2. CPI>1
2.3.2.2.3. Duración ciclo
2.3.3. Funcionamiento
2.3.3.1. Análisis de las instrucciones
2.3.3.2. Metodología de temporización
2.3.3.3. Seleccionar módulos
2.3.3.4. Ensamblar ruta de datos
2.3.3.5. Determinar valores
2.3.3.5.1. Puntos de control
2.3.3.6. Disenar
2.3.3.6.1. Unidad de control
2.3.3.7. Segmentación
2.4. Importancia
2.4.1. Rendimiento
2.4.1.1. Tiempo de CPU
2.4.2. Determina
2.4.2.1. Tiempo de ciclo
2.4.2.2. Número de ciclos
3. Monociclo
3.1. Ruta de datos
3.1.1. Ejecución típica
3.1.1.1. Carga registros
3.1.1.2. Propagación de valores
3.1.1.3. Repetición
3.1.2. Componentes
3.1.2.1. Memoria de Instrucciones
3.1.2.2. Memoria de datos
3.1.2.3. 32 Registros
3.1.2.4. Contador de programa
3.1.2.5. 2 Sumadores
3.1.2.5.1. SPC
3.1.2.5.2. SPCd
3.1.2.6. ALU
3.1.2.7. Ext signo
3.1.2.8. Desplazador a la izquierda
3.1.3. Ensamblaje
3.1.3.1. Búsqueda de instrucciones
3.1.3.1.1. Leer instrucción
3.1.3.2. Ejecución Secuencial
3.1.3.2.1. Actualizar contador
3.1.3.3. Ejemplos
3.1.3.3.1. Aritméticas Lógicas
3.1.4. Implica
3.1.4.1. Restricción de uso de recursos
3.1.4.2. Memorias separadas
3.1.4.3. Uso de multiplexores
3.1.4.3.1. Fuentes diferentes
3.1.5. Puntos de control
3.1.5.1. Seleccionana
3.1.5.1.1. Operaciones a realizar
3.1.5.2. Controlan
3.1.5.2.1. Flujos de datos
3.1.5.2.2. Entrada de selección
3.1.5.2.3. Señal de carga
3.1.5.3. Global
3.1.5.3.1. Decodifica OP
3.1.5.4. Local
3.1.5.4.1. Operaciones
3.1.5.4.2. Decodifica funct
4. Multiciclo
4.1. Usa
4.1.1. Divisiones de trabajo
4.1.1.1. Etapas
4.1.1.1.1. Relacionadas con el HW
4.1.2. CPI
4.1.2.1. Mayor a 1
4.1.3. Instrucciones
4.1.3.1. Usa tantos ciclos como necesiten
4.1.4. Etapas
4.1.4.1. F
4.1.4.1.1. Registro de instrucción
4.1.4.2. D
4.1.4.2.1. Lectura de A, B
4.1.4.3. X
4.1.4.3.1. Operandos Fuente ALU en A; B
4.1.4.4. M
4.1.4.4.1. Memoria MDR
4.1.4.5. W
4.1.4.5.1. ALUOut
4.2. Puntos de control
4.2.1. No se mantienen constantes
4.2.2. Se modifican con los ciclos
4.2.3. Senales
4.2.3.1. IorD
4.2.3.2. MemRead
4.2.3.3. MemWrite
4.2.3.3.1. etc.
4.3. Unidad de control
4.3.1. Global
4.3.1.1. Circuito secuencial
4.3.1.2. Entrada OP
4.3.1.3. Microprograma
4.3.1.3.1. Memoria ROM
4.3.1.3.2. Palabra
4.3.1.3.3. Ventaja
4.3.1.3.4. Desventaja
4.3.1.3.5. Cargar PC
4.3.1.4. Maquina de estados
4.3.1.4.1. Características
4.3.2. Local
4.3.2.1. ALU
5. Excepciones
5.1. Evento
5.1.1. No planificado
5.1.2. Interrumpe la ejecución
5.2. Transferir el control
5.2.1. Salvar estado
5.2.2. Corregir causa
5.2.3. Restaurar estado
5.2.4. Repetir ejecución
5.2.5. RTE
5.2.5.1. Rutina de Tratamiento de Excepción
5.3. Tipos
5.3.1. Interrupción E/S
5.3.2. Llamada SO
5.3.3. Código invalido
5.3.4. Overflow
5.3.5. Fallo página, etc.
5.4. Componentes Necesarios
5.4.1. Registro exception
5.4.1.1. Almacena el código del tipo de excepción
5.4.2. EPC
5.4.2.1. Contador de excepción
5.4.3. Restador
5.4.3.1. PC-4
5.4.4. Cargar el PC
5.5. Señales de control
5.5.1. ALU_overflow
5.5.2. Ilegarl_opcode
5.5.3. Exception
5.5.4. ExceptionWrite
5.5.5. EPCWrite
5.5.6. PCWrite
5.6. Externo
5.6.1. Interrupción