1. Ejecución de una instruccion
1.1. Fetch
1.1.1. busca en memoria la instruccion apuntada por el PC
1.2. Decode
1.2.1. decodificacion de la instruccion
1.2.2. separa los diferentes campos
1.2.3. se leen uno o dos operandos (de ser necesario)
1.3. Excecution
1.3.1. ejecicion de la operacion indicada por el opcode
1.4. Memory Access
1.4.1. accede a memoria para leer o escribir (si es necesario)
1.5. Writeback
1.5.1. se vuelca un resultado al registro (si es necesario)
2. instrucciones y sus faces
2.1. instrucciones tipo I
2.1.1. Load/Store
2.1.1.1. F
2.1.1.2. D
2.1.1.3. X
2.1.1.4. M
2.1.1.5. W
2.1.2. Aritméticas-logicas
2.1.2.1. F
2.1.2.2. D
2.1.2.3. X
2.1.2.4. W
2.1.3. Saltos condicionales
2.1.3.1. F
2.1.3.2. D
2.1.3.3. X
2.1.4. Saltos incondicionales
2.1.4.1. F
2.1.4.2. D
2.1.4.3. X
2.2. instrucciones tipo R
2.2.1. Aritméticas-Logicas
2.2.1.1. F
2.2.1.2. D
2.2.1.3. X
2.2.1.4. W
2.3. instrucciones tipo J
2.3.1. Saltos incondicionales (con direccionamiento relativo al PC)
2.3.1.1. F
2.3.1.2. D
2.3.1.3. X
3. Dise;o del procesador
3.1. Dos grandes modulos dentro del procesador
3.1.1. Ruta de datos
3.1.2. Unidad de control
3.2. Un procesador es un circuito digital
3.2.1. parte secuncial +parte combinacional
3.2.2. una opera sobre valores y la otra contiene estado
3.3. sistema combinacional
3.3.1. sus salidas son funcion exclusida de su entrada
3.4. sistema secuencial
3.4.1. los valores de salida dependen del estado anterior o estado interno
3.4.2. gobernados por una se;al de reloj
4. Importancia del diseño del procesador
4.1. el rendimiento esta dado por el timpo que tarda el CPU en ejeutar un programa
4.2. el diseño del procesador determina
4.2.1. el tiempo de los ciclos de reloj
4.2.2. numero de ciclos de reloj promedio por instruccion
4.3. factores que tienen una relacion inversa
4.3.1. procesador monociclo
4.3.1.1. 1 ciclo por instruccion
4.3.1.2. tiempo de ciclo largo
4.3.2. procesador multiciclo
4.3.2.1. varios ciclos por instruccion
4.3.2.2. tiempo de ciclo corto
4.4. metodologia para el diseño del procesador
4.4.1. 1. analizar el repertorio de instrucciones
4.4.1.1. elementos de almacenamiento
4.4.1.2. elementos operativos
4.4.1.3. soportar la transferencia de datos
4.4.2. 2. establecer la metodologia de temporizacion
4.4.2.1. monocilco
4.4.2.1.1. se realizan todas las transferencias entre registros en un ciclo de reloj
4.4.2.2. multiciclo
4.4.2.2.1. las transferencias entre registros se reparten en varios ciclos de reloj
4.4.3. 3. seleccionar el conjunto de modulos
4.4.4. 4. Ensamblar la ruta de datos
4.4.4.1. localiza los puntos de control
4.4.5. 5. Determinar los valores de los puntos de control
4.4.6. 6. DIseñar la logica de control
5. Agenda
5.1. Point #1
5.2. Point #2
6. Participants
7. diseño de operadores secuenciales
7.1. si no termina de ejecutar la instruccion no comienza a ejecutar la siguiente
7.2. segun el metodo de temporizacion
7.2.1. monociclo
7.2.1.1. cada instruccion se completa en un ciclo de reloj
7.2.1.2. CPI = 1
7.2.1.3. la duracion del ciclo de reloj viene dada por la instruccion q tarde mas en ejecutarse
7.2.2. multiciclo
7.2.2.1. cada instruccion puede tardarse mas de un ciclo en terminarse
7.2.2.2. CPI > 1
7.2.2.3. la duracion de reloj es menor a la del monociclo
7.2.2.4. un ciclo es igual a la duracion de la etapa mas larga
7.3. nanomips
7.3.1. repertorio de instrucciones
7.3.1.1. acceso a memoria
7.3.1.1.1. LW
7.3.1.1.2. SW
7.3.1.2. operacion aritmetico logica
7.3.1.2.1. ADD
7.3.1.2.2. SUB
7.3.1.2.3. AND
7.3.1.2.4. OR
7.3.1.2.5. SLT(TIPO R)
7.3.1.3. control de flujo
7.3.1.3.1. BEQ(TIPO I)
7.4. funcionamiento y diseño de la ruta de datos y la unidad de control
7.4.1. 1. Analisis del repertorio de instrucciones
7.4.2. 2. Establecer la metodologia de temporizacion
7.4.3. 3. Selecionar los modulos para operar sobre los datos y analizarlos
7.4.4. 4. Ensambla la ruta de datos
7.4.5. 5. Determina los valores de los puntos de control
7.4.6. 6. Diseña la unidad de control
7.4.7. 7. Optimiza el diseño obtenido (segmentacion)