1. Instrucciones
1.1. Mecanismo de Ejecución de Instrucciones
1.1.1. Fetch (F)
1.1.2. Decode (D)
1.1.3. Execution (X)
1.1.4. Memory Access (M)
1.1.5. Writeback (W)
1.2. Tipo de Instrucciones
1.2.1. Tipo I
1.2.1.1. Load
1.2.1.1.1. F-D-X-M-W
1.2.1.2. Store
1.2.1.2.1. F-D-X-M
1.2.1.3. Aritmético Lógicas
1.2.1.3.1. F-D-X-W
1.2.1.4. Saltos Incondicionales
1.2.1.4.1. F-D-X
1.2.1.5. Saltos Condicionales
1.2.1.5.1. F-D-X
1.2.2. Tipo R
1.2.2.1. Aritmético Lógicas
1.2.2.1.1. F-D-X-W
1.2.3. Tipo J
1.2.3.1. Saltos Incondicionales
1.2.3.1.1. F-D-X
2. Diseño
2.1. Modulos
2.1.1. Unidad de Control
2.1.1.1. Cerebro
2.1.1.2. secuencial y combinacional
2.1.2. Ruta de Datos
2.1.2.1. Operaciones Aritmético-Lógicas
2.1.2.2. Combinacional
2.2. Tipos
2.2.1. Combinacional
2.2.1.1. Salidas dependen de las entradas
2.2.2. Secuencial
2.2.2.1. Salidas dependen del estado anterior
2.3. Determina
2.3.1. El tiempo de ciclo de reloj
2.3.2. Número de ciclos de reloj promedio por instrucción
3. 3. Procesador Secuencial
3.1. Según el método de Temporización
3.1.1. 3.1 Monociclo
3.1.1.1. Caracteristicas
3.1.1.1.1. CPI=1
3.1.1.1.2. Tiempo de ciclo largo
3.1.1.1.3. Tiempo fijado por la instrucción que mas tarda en ejecutarse
3.1.1.1.4. No son eficientes
3.1.1.2. Ruta de Datos
3.1.1.2.1. Memoria de Instrucciones
3.1.1.2.2. Memoria de Datos
3.1.1.2.3. 32 registros de datos
3.1.1.2.4. PC
3.1.1.2.5. 2 sumadores
3.1.1.2.6. ALU
3.1.1.2.7. Extensor de signo
3.1.1.2.8. Desplazador a la izq
3.1.1.3. Unidad de Control
3.1.1.3.1. Global
3.1.1.3.2. Local
3.1.1.3.3. Multinivel
3.1.2. 3.2 Multiciclo
3.1.2.1. Caracteristicas
3.1.2.1.1. CPI > 1
3.1.2.1.2. Tiempo fijado por la duración de la etapa más larga
3.1.2.1.3. Tiempo de ciclo corto
3.1.2.1.4. 1 etapa en 1 ciclo
3.1.2.2. Ruta de Datos
3.1.2.2.1. F-D-X-M-W
3.1.2.2.2. Una sola memoria
3.1.2.2.3. Puntos de Control NO se mantienen fijos
3.1.2.3. Unidad de Control
3.1.2.3.1. Global
3.1.2.3.2. Local de la ALU
4. Tratamiento de Excepciones
4.1. Tipo de Errores
4.1.1. Interrupciones
4.1.1.1. Errores INTERNOS
4.1.2. Excepciones
4.1.2.1. Errores EXTERNOS
4.2. Manejador
4.2.1. Rutina de Tratamiento de Excepción o RTE
4.3. Proceso
4.3.1. Salva el estado del procesador
4.3.2. Correjir la causa de la excepción
4.3.3. Restaurar el estado del procesador
4.3.4. Volver a ejecutar la instrucción
4.4. Componentes de Hardware
4.4.1. Registro Exception
4.4.2. EPC
4.4.3. Restador
4.5. Señales de Control
4.5.1. ALU_overflow
4.5.2. Ilegal_opcode
4.5.3. Exception
4.5.4. ExceptionWrite y EPCWrite
4.5.5. PCWrite
4.6. Unidades de Control
4.6.1. En MONOCICLO
4.6.1.1. Añadir las nuevas señales al circuito combinacional
4.6.2. En MULTICICLO
4.6.2.1. Modificar la máquina de estados
4.6.2.2. ó Añadir nuevos microprogramas