Segmentación

Comienza Ya. Es Gratis
ó regístrate con tu dirección de correo electrónico
Rocket clouds
Segmentación por Mind Map: Segmentación

1. Conceptos

1.1. Técnica de aumento de prestaciones.

1.2. Las diferentes instrucciones tienen que utilizar diferentes recursos.

1.3. Si sólo se ejecuta una instrucción, el hardware está siendo desaprovechado.

1.4. Procesador segmentado

1.4.1. Ruta de nanoMIPS segmentado

1.4.2. Unidad de control

1.4.3. Rendimiento

2. Paralelismo

2.1. Paralelismo interno

2.1.1. ´Única PC

2.1.2. Segmentación

2.2. Paralelismo explicíto

2.2.1. Varias PCs

2.2.1.1. SIMD

2.2.1.2. MISD

2.2.1.3. MIMD

3. Procesadores

3.1. Secuenciales

3.1.1. Terminauna instrucción, empieza la siguiente

3.1.1.1. P. monociclo

3.1.1.2. P. multiciclo

3.2. Segmentados

3.2.1. Solapa en el tiempo la ejecución de varias instrucciones

4. Excepciones NanoMIPS segmentado

4.1. Causa de la excepción

4.1.1. Registro de excepción

4.1.2. Vector de interrupciones

4.2. Tipo de excepción

4.2.1. No definida

4.2.2. Desbordamiento aritmético

4.3. Características

4.3.1. Se trata como riesgo de control

4.3.2. Adaptar la ruta de datos para excepciones

4.4. Trabaja con:

4.4.1. Hardware

4.4.1.1. Detiene la instrucción que provocó el fallo

4.4.1.2. Completar las instrucciones anteriores

4.4.1.3. Vaciar el pipeline de instrucciones posteriores.

4.4.1.4. Guarda la causa de la excepción.

4.4.1.5. Saltar aunadirección predeterminada.

4.4.2. SO

4.4.2.1. Instrucciones indefinidas, fallode hw o desbordamiento, el so mata el proceso y retoma el motivo.

4.4.2.2. Cuando se trata de una petición de E/S el ssoo salva el estado del programa, realiza una tarea en cuestión y en el futuro restaura el proceso para que continúe su ejecución.

5. Encauzamiento

5.1. Paralelismo implícito

5.2. Dividir una función en subfunciones independientes.

5.3. Consigue la ejecución de instrucciones en un tiempo muy inferior a los procesos no encauzados.

6. Pipeling vs paralelismo

6.1. Están orientadas a mejorar el rendimiento

6.1.1. Pipeline: El HW no está replicado.

6.1.2. Paralelismo: El HW si está replicado

7. Rendimiento de un procesador segmentado

7.1. Productividad aumenta

7.1.1. CPI=1

7.2. El tiempo de ejecución de una única instrucción empeora debido al HW adicional.

8. Unidad de control del procesador segmentado

8.1. En la etapa D, genera las señales de control necesarias.

8.2. Se tiene un circuito combinacional que genera las señales de control para cada tipo de instrucción a partir del opcode.

8.3. Dimensionar los registros de segmentación

8.3.1. X

8.3.2. M

8.3.3. W

9. Resolución de riesgos en procesadores segmentados

9.1. Riesgos estructurales

9.1.1. Cuando más de una instrucción necesita usar el mismo componente de HW al mismo tiempo

9.1.1.1. Solución

9.1.1.1.1. Duplicar los recursos de HW

9.1.1.1.2. Separar entre memoria de instrucciones y datos

9.1.1.1.3. Gestionar el banco de registros

9.2. Riesgos de datos

9.2.1. Más de una instrucción presenta dependencias de datos entre sí.

9.2.1.1. Soluciones

9.2.1.1.1. SW

9.2.1.1.2. HW

9.3. Riesgos de control

9.3.1. Una instrucción que modifica el valor de PC todavía no lo ha hecho cuando se tiene que comenzar la ejecución de la siguiente instrucción.

9.3.1.1. Solución

9.3.1.1.1. HW adicional

9.3.1.1.2. Predicción de salto estática

9.3.1.1.3. SW (compilador)