Aplicaciones de los circuitos lógicos
Descripción breve de las aplicaciones de los circuitos lógicos combinacionales.
1. Sumador restador binario
2. Comparador de Magnitudes
2.1. Es un circuito combinacional que compara dos números
2.1.1. Mayor que
2.1.1.1. A>B sí A=1 y B=0
2.1.2. Menor Que
2.1.2.1. A<B sí A=0 y B=1
2.1.3. Igual que
2.1.3.1. Sí los dos pares de dígitos significativos son iguales.
2.1.3.1.1. Se explica con una función de OR mediante la función booleana de:
2.1.3.1.2. Para generar la salida binaria de igualdad se emplea la compuerta AND en donde:
2.2. El Diagrama lógico de cuatro bits, funciona al principio, sólo con NOR, y al fina se le añade una compuerta AND para producir una salida binaria.
2.2.1. Esta representación es multinivel
2.2.2. Sigue un patrón determinado.
2.3. Funciona con tres variables binarias, en donde para n número de bits la cantidad de entradas es igual a 2 elevado a la 2 por n.
3. Decodificadores
3.1. Es un circuito que convierte una información de n linéas a 2 salidas elevadas a la n distintas.
3.1.1. El que se representa es el de 3 a 8 líneas, en donde hay tres entadas que terminan siendo 8 salidas de minitérminos sobre cada entrada.
3.1.1.1. Se puede usar AND
3.1.1.2. En cada combinación de la tabla de verdad sólo hay uno que da como resultado "1"
3.1.1.2.1. Se pueden unir varios decodificadores para formar uno más grande
3.1.1.2.2. Cuando dos decodificadores se unen las salidas pueden ser así
3.1.1.3. También puede haber de 2-4 líneas y se puede usar NAND
3.1.1.3.1. Cuando e usa NAND en las entradas, también se usa en las salidas.
3.1.1.4. Si se quieren sumar minitérminos se usa "OR" o NAND según sea el caso.
3.1.1.4.1. Si el número de minitérminos es mayor a 2 elevado a la n/2 se usa NOR
3.1.2. Lo inversores complementan las entradas
3.1.2.1. Pero un decodificador puede funcionar sin esto
3.1.3. Puede convertir bases númericas, como de binario a octal.
3.1.4. Puede trabajar con o sin complementp en la salida.
3.2. Se puede referir a varios tipos de decodificadores como los que utilizan el BCD.
4. Codificadores
4.1. Es un circuito digital que cumpla la función contraria a los decodificadores, tiene 2 elevado a la entradas y n salidas
4.1.1. Convierte de octal a binario.
4.1.1.1. Usa compuertas OR
4.1.1.2. Para los números octales 1, 3, 5, 7 se otorga a entrada z
4.1.1.3. 2, 3, 6, 7, se otorga y
4.1.1.4. 4, 5, 9, 7, se otorga x
4.1.2. Establecen una prioridad de entrada, en donde la entrada con mayor subíndice tiene más prioridad.
4.1.2.1. X se utiliza a la entrada para indicar las cosas indiferentes pero a la salida condensa la tabla de verdad, evitando escribir todos los minitérminos.
4.1.2.2. Las simplificaciones se obtienen de los mapas de la condición de salida, en donde
4.1.2.2.1. V sí todas las variables igual a 1
4.1.2.2.2. X= D2 +D3
4.1.2.2.3. Y= D3 + D2´ + D1
4.1.3. Algunos tienen prioridad de salida, en donde se aplica si 2 entradas son iguales a 1.
4.1.3.1. Además de las dos salidas x y y hay una tercera salida denominada V para producir un bit válido si todas son 1.
5. Multiplexores
5.1. Selecciona información binaria de una de muchas líneas de entrada y la envía a una sola línea de salida.
5.1.1. Hay 2 elevado a la n líneas de entrada y n líneas de selección cuyas combinaciones de bits determinan cuál entrada se selecciona
5.1.1.1. Sí S=0 se activa la compuerta AND de la parte superior
5.1.1.2. Sí S=1 se activa la compuerta AND de la parte inferior
5.1.1.3. Al final de los multiplexores se añade una compuerta OR para la salida.
5.1.1.3.1. En el mundo lógico al funcionamiento de los multiplexores se les puede representar mediante funciones booleanas.
5.1.2. La compuerta AND igual que en los decodificadores puede estar habilitada
5.1.2.1. Se puede determinar entradas que reciben n líneas de datos, evaluando las salidas posibles a partir de las combinaciones binarias.
5.1.3. En su Diagrama de Bloques se emplea una forma de cuña.
5.1.3.1. Esto porque también se les conoce como selectores de datos y porque la cuña representaría la fuente de datos.
5.1.3.1.1. Se pueden usar compuertas de tres entradas para construir los multiplexores en donde dos entradas se logran dirigir a una sola salida
5.1.4. Los minitérminos se pueden seleccionar a partir de las entradas de datos.
5.2. Se pueden formar a partir de los decodificadores, ya que sólo se le añadiría un 2 elevado a la n a la entrada.
6. Laura Alejandra Parada Gamboa 902 - Grupo MGII 2020
7. Sumador Binario
7.1. Se forma a partir de sumadores completos dispuestos en cacadas, con 4 bits
7.1.1. Para ejecutarse, se tiene que asegurar hacer todos los acarreos necesarios, para que el resultado sea correcto
7.1.2. Se inicia desde el valor menos significativo "0" para realizar los bits y acarreos correspondientes
7.2. Se usa en:
7.2.1. En aplicaciones aritméticas sencillas, ya que es capaz de reducir los resultados provenientes de la tabla de verdad de manera eficaz.
7.3. Propagación del acarreo
7.3.1. El retardo de un resultado depende de que tan rápido los acarreos puedan pasar los sumadores completos.
7.3.1.1. Es posible determinar los niveles de acarreo teniendo en cuenta la cantidad de sumadores.
7.3.2. Se destaca el
7.3.2.1. Acarreo Propagado
7.3.2.2. Acarreo Generado
7.3.3. Mediante el generador de acarreo anticipado
8. Es un circuito combinacional, con un diseño jerárquico.
8.1. Semisumador
8.1.1. Consta de dos entradas binarias y dos salidas binarias, su funcionamiento se puede expresar fácilmente con
8.1.1.1. s=x´y +xy´
8.1.1.2. c=xy
8.2. Sumador completo
8.2.1. Tiene 3 entradas y 2 salidas binarias en donde las entradas son consideradas dígitos que deben sumarse aritmética mente
8.2.1.1. Un sumador completo también se puede formar a partir de dos semisumadores
9. Sumador Decimal
9.1. Este, a diferencia del sumador binario, requiere de nueve entrada y cinco salidas, además de un acarreo de entrada y otro de salida.
9.1.1. La ejecución de este tipo de sumadores es así porque necesitan codificar los decimales
9.1.2. Hay muchos tipos de sumadores de binarios pero el más importante es el de código BCD
9.1.2.1. Sumador BCD
9.1.2.1.1. Usa cuatro bits, que generan una suma binaria.
9.1.2.1.2. Para entenderlo, se puede poner como ejemplo una suma de dos decimales en la cual ninguno sea mayor que 9.
9.1.2.1.3. Conversión
9.1.2.1.4. Si está en paralelo, necesita n etapas de sumadores
10. Multiplicador Binario
10.1. Se efectúa prácticamente que igual que una multiplicación decimal normal, empezando de izquierda a derecha y moviendo un dígito a la izquierda después de multiplicar a cada uno.
10.2. Se multiplican dos números de dos bits, el primer producto es la multiplicación del primer dígito del multiplicador de izquierda a derecha, por los números de arriba.
10.2.1. La multiplicación de dichos sólo da "1" si ambos dígitos son uno
10.3. Funcionamiento
10.3.1. Usa un semisumador para sumar los productos parciales
10.3.1.1. Sin embargo, se usa mucha mucho más los sumadores completos por la cantidad de bits
10.3.2. Se puede implementar con compuertas AND
10.3.3. Se puede mejorar con los circuitos combinacionales, determinando del número de bits del multiplicador y el multiplicando.
10.3.3.1. Para determinar el número de sumadores se le resta a el número de bits del multiplicador 1.
10.3.3.2. Para determinar el número de compuertas AND se multiplica el número de bits del multiplicador y el número de bits del multiplicando.