El Procesador

Comienza Ya. Es Gratis
ó regístrate con tu dirección de correo electrónico
Rocket clouds
El Procesador por Mind Map: El Procesador

1. Implementacion de una procesador

1.1. Ruta de control

1.2. Ruta de datos

1.2.1. Componentes ruta de datos

1.2.1.1. Monociclo

1.2.1.1.1. Memoria de Instrucciones

1.2.1.1.2. Memoria de datos

1.2.1.1.3. 32 registros de datos

1.2.1.1.4. contador del programa

1.2.1.1.5. 2 sumadores

1.2.1.1.6. ALU

1.2.1.1.7. Extensor de signo

1.2.1.1.8. Desplazador a la izquierda

1.2.1.1.9. La ejecucción monociclo ha obligado a

2. Ejecución de una Intrucción

2.1. Fetch

2.1.1. Busca en memoria la instrucción apuntada por el PC

2.2. Decode

2.2.1. Decodificación de la instrucción

2.3. Execution

2.3.1. ejecución de la operacion indicada en el opcode

2.4. Memory Access

2.4.1. si es necesario, acceder a memoria para leer o escribir

2.5. Writeback

2.5.1. si es necesario, se vuelca el resultado en un registro

3. Tipo de instrucciones

3.1. Tipo I

3.1.1. Load

3.1.1.1. F

3.1.1.2. D

3.1.1.3. X

3.1.1.4. M

3.1.1.5. W

3.1.2. Store

3.1.2.1. F

3.1.2.2. D

3.1.2.3. X

3.1.2.4. M

3.1.3. BEQ

3.1.3.1. F

3.1.3.2. D

3.1.3.3. X

3.1.4. ALU

3.1.4.1. F

3.1.4.2. D

3.1.4.3. X

3.1.4.4. W

3.2. Tipo R

3.2.1. ALU

3.2.1.1. F

3.2.1.2. D

3.2.1.3. X

3.2.1.4. W

3.3. Tipo J

3.4. Todas las instruciones tienen 32 bits de anchura

4. Diseño de un Procesador Secuencial

4.1. Grandes modulos

4.1.1. Unidad de control

4.1.1.1. secuencial o combinacional

4.1.2. Ruta de datos

4.1.2.1. combinacional

4.2. Circuito digital

4.2.1. Parte combinacional + parte secuencial

4.2.2. Parte opera sobre valores

4.2.3. Otra contiene estados

4.3. Sistema Combinacional

4.3.1. Salidas en funcion de las entradas

4.4. Sistema Secuencial

4.4.1. Salidas tambien dependen de estado anterior o interno

4.4.2. Gobernados por señal de reloj

4.4.3. Tratamiento de excepciones

4.4.3.1. Consiste en transferir el control a otro programa que

4.4.3.1.1. Salve el estado del procesador

4.4.3.1.2. Corrija la excepcion

4.4.3.1.3. restaure el estado del procesador

4.4.3.1.4. repita la ejecuccion de la instruccion, para poder continuar con la ejecuccion

4.4.3.1.5. SE le llama Rutina de tratamiento de excepcion

4.4.3.2. Excepcion

4.4.3.2.1. evento no planificado que interrumpe la ejecuccion

4.4.3.2.2. Tipo de excepciones

4.4.3.3. Interrumpcion

4.4.3.3.1. una excepcion que proviene de fuera del microprocesador

4.4.3.4. Componentes de Hardware

4.4.3.4.1. Registro Exception

4.4.3.4.2. EPC contador de programa exepcion

4.4.3.4.3. Restador

4.4.3.5. Señales de Control

4.4.3.5.1. ALU_overflow e Ilegal_opcode

4.4.3.5.2. Exception

4.4.3.5.3. ExceptionWrite y EPCWrite

4.4.3.5.4. PCWrite

4.4.3.6. Monociclo añadir nueva señales

4.4.3.7. multiciclo

4.4.3.7.1. Modificar maquina de estados

4.4.3.7.2. Añadir nuevos microprogramas

4.5. Procesador secuencial

4.5.1. Termina una instrucción ejecuta siguiente

4.5.2. Procesador monociclo

4.5.2.1. instruciones se completan en un ciclo de reloj

4.5.2.2. CPI=1

4.5.2.3. Duracion ciclo de reloj=instrucion que mas tarde en ejecutarse

4.5.2.4. Unidades de control

4.5.2.4.1. Control Global

4.5.2.4.2. Control local

4.5.2.5. En la actualidad no se usan no son eficientes

4.5.3. Procesador Multiciclo

4.5.3.1. CPI>1

4.5.3.2. Instrucciones mas de un ciclo en ejecutarse

4.5.3.3. duracion de un ciclo = duracion de la etapa mas larga

4.5.3.4. Diseño de ruta de datos

4.5.3.4.1. Procesadores con repertorio RISC

4.5.3.4.2. Etapas relacionadas con el hardware de ruta de datos que utiliza

4.5.3.4.3. cada etapa se debe copletar en un ciclo reloj

4.5.3.4.4. Se reduce periodo del procesador

4.5.3.5. Ruta de datos

4.5.3.5.1. Etapa F: Registro de la instruccion IR

4.5.3.5.2. Etapa D: Lectura de operandos A y B

4.5.3.5.3. Etapa X: Operandos fuente ALU en A y B

4.5.3.5.4. Etapa M: de memoria a MR

4.5.3.5.5. Etapa W: de ALUout a registro

4.5.3.5.6. No es necesario sumadores extras

4.5.3.5.7. Una sola memoria

4.5.3.6. Puntos de Control

4.5.3.6.1. No se mantienen constantes

4.5.3.6.2. No se dan como una tabla de verdad

4.5.3.6.3. Valores de las señales se modifican por cada ciclo de reloj

4.5.3.7. Unidades de control

4.5.3.7.1. Global

4.5.3.7.2. Local

4.6. Repertorio de Instrucciones

4.6.1. Acceso a memoria = LW, SW

4.6.2. Operaciones ALU= ADD, SUB, AND, OR, SLT

4.6.3. Control de flujo= BEQ

4.7. Funcionamiento y diseño de la ruta y unidad de control

4.7.1. 1. Análisis de repoertorio de instrucciones

4.7.2. 2. Establecer metodología de temporización

4.7.3. 3. Seleccionar modulos necesarios

4.7.4. 4. Ensamblar la ruta de datos

4.7.5. 5. Valores de punto de control

4.7.6. 6. Diseñar unidad de control

4.7.7. 7. Segementación