1. METODOLOGÍA PARA EL DISEÑO
1.1. Analizar el repertorio de instrucciones
1.2. Establecer la metodología de temporizacion
1.3. Seleccionar el conjunto de modulos
1.4. Ensamblar la ruta de datos
1.5. Determinar los valores de los punteros de control
1.6. Diseñar la lógica de control
2. diseños no son eficientes
2.1. adaptador del ciclo de reloj
2.2. imposible automatizar la ruta de datos
2.3. los recursos estan desaprovechados
3. DISEÑO
3.1. Modulos
3.1.1. Ruta de datos
3.1.1.1. Componentes-Monociclo
3.1.1.1.1. Memoria de Instrucciones
3.1.1.1.2. Memoria de datos
3.1.1.1.3. 32 registros de datos
3.1.1.1.4. Contador del programa
3.1.1.1.5. 2 Sumadores
3.1.1.1.6. ALU
3.1.1.1.7. Extensor del signo
3.1.1.1.8. Desplazador a la izquierda
3.1.2. Ruta de control
3.1.2.1. Diseño-Monociclo
3.1.2.1.1. puntos de control
3.1.2.1.2. Control global
3.1.2.1.3. Control local
3.2. Circuito Digital
3.2.1. Parte combinaciona + Parte Secuenciall
3.2.2. valores y estado
3.2.3. ALU vs Memoria, registros
3.3. Sistema combinacional
3.4. Sistema Secuencial
3.4.1. Procesador monociclo
3.4.1.1. Unico ciclo de reloj
3.4.1.2. CPI=1
3.4.1.3. La duracion viene fijada orla instruccion mas larga
3.4.2. Procesador multiciclo
3.4.2.1. tarda mas de un ciclo en ejecutarse
3.4.2.2. CPI > 1
3.4.2.3. duración del ciclo menor que para el monociclo
3.4.2.4. duración del ciclo = duración de la etapa mas larga
3.4.3. Tratamiento de Excepciones
3.4.3.1. Salvar cuando se de una excepcion
3.4.3.2. Corregir la causa de la excepcion
3.4.3.3. Restaurar el estado
3.4.3.4. Repetir la Instruccion
3.4.3.5. Tipos
3.4.3.5.1. Interrupcion de E/S
3.4.3.5.2. Llamadas al SO
3.4.3.5.3. Puntos de ruptura
3.4.3.5.4. Codigo de operacion invalidas
3.4.3.5.5. Overflow
3.4.3.5.6. Fallos de pagina
3.4.3.5.7. Acceso a memoria no lineales
3.4.3.5.8. Violacion de zonas
3.4.3.5.9. fallos de hardware
3.4.3.5.10. Fallos de alimentacion
3.4.4. Interrupcion
3.4.4.1. Una operación que proviene de fuera del microprocesador
3.4.5. Componentes de Hardware
3.4.5.1. Registro de Excepciones
3.4.5.2. Controlador de excepcion
3.4.5.3. Restador
3.4.5.4. Se debe cargar en la PC
3.4.6. Señales de control
3.4.6.1. ALU_owerflow
3.4.6.2. Exception
3.4.6.3. Exception write
4. InstruccIones
4.1. Fetch
4.2. Decode
4.3. Execution
4.4. Memory Access
4.5. Writeback
4.6. TIPO DE INSTRUCCIONES
4.6.1. TIPO I
4.6.1.1. Store
4.6.1.1.1. F, D, X, M
4.6.1.2. Load
4.6.1.2.1. F, D, X, M, W
4.6.1.3. Arimeticas-Logicas
4.6.1.3.1. F, D, X, W
4.6.1.4. Saltos condicionales
4.6.1.4.1. F, D, X
4.6.1.5. Saltos incondicionales
4.6.1.5.1. F, D, X
4.6.2. TIPO R
4.6.2.1. Aritmetico-Logicas
4.6.2.1.1. F, D, X, W
4.6.3. TIPO J
4.6.3.1. Saltos Condicionales
4.6.3.1.1. F, D, X
5. Multiciclo
5.1. Diseño
5.1.1. Ruta de datos
5.1.1.1. división del trabajo en etapas
5.1.1.2. relacionada con el hardware
5.1.1.3. cada etapa debe completarse 1 ciclo de reloj
5.1.1.4. CPI mayor que 1
5.1.1.5. cada instrucción tarda tantos ciclos como sea necesario
5.1.1.6. nanoMips
5.1.1.6.1. Etapa F
5.1.1.6.2. Etapa D
5.1.1.6.3. Etapa X
5.1.1.6.4. Etapa M
5.1.1.6.5. Etapa W
5.1.1.6.6. No son necesarios sumadores extras
5.1.1.6.7. no necesita dos memorias
5.1.1.6.8. Un recurso puede usarse diferentes Instrucciones
5.1.2. Ruta de control
5.1.2.1. No como un tabla de verdad
5.1.2.2. las señales se modifican en diferentes ciclos
5.1.2.3. Señales a General
5.1.2.4. Unidad global
5.1.2.4.1. Circuito secuencial
5.1.2.4.2. Entrada
5.1.2.4.3. maquina de estados
5.1.2.5. Unidad local
5.1.2.5.1. ALU
5.1.2.6. Maquina-Estados
5.2. Unidades de control Microprogramada
5.2.1. Memoria ROM
5.2.2. Ejecutar Instruccion
5.2.3. microinstruccion
5.2.4. Ventajas
5.2.4.1. Mas flexible
5.2.4.2. Ocupa menos area
5.2.5. Desventajas
5.2.5.1. lenta
5.2.6. Codificacion Horizontal
5.2.7. Codificacion Vertical
5.3. NanoMIps
5.3.1. Modifica la maquina de Estados
5.3.2. nuevos microprocesadores
5.3.2.1. nuevas bifuraciones
5.3.2.2. nuevas microinstrucciones