1. Instrucciones
1.1. Tipo I
1.1.1. Load/Store
1.1.1.1. F,D,X,M,W
1.1.2. Aritmetica-Lógica
1.1.2.1. F,D,X,W
1.1.3. Condicionales
1.1.3.1. F,D,X
1.1.4. Incondicionales
1.1.4.1. F,D,X
1.2. Tipo J
1.2.1. Incondicionales
1.2.1.1. F,D,X
1.3. Tipo R
1.3.1. Aritmética-Lógica
1.3.1.1. F,D,X,W
2. Ejecución de una Instrucción
2.1. Fetch F (Obligatorio)
2.2. Decode D (Obligatorio)
2.3. Execution X (Obligatorio)
2.4. Memory Acces M
2.5. Writeback W
3. Procesador Monociclo
3.1. Ejecución típica de una Instrucción
3.1.1. 1.- Todos los registros se cargan
3.1.2. 2.- Valores se propagan por las redes combinacionales.
3.1.3. 3.- Se repite el proceso indefinidamente.
3.2. Ruta de Datos
3.2.1. Memoria de Instrucciones
3.2.2. Memoria de Datos
3.2.3. 32 Registros de Datos
3.2.4. PC
3.2.5. 2 Sumadores
3.2.6. ALU
3.2.7. Extensor de signo
3.2.8. Desplazamiento a la izquierda
3.3. La Ejecución obliga:
3.3.1. No usar más de una vez, por cada instrucción cada recurso.
3.3.2. Memoria de Instrucciones y Datos separadas
3.3.3. Añadir multiplexor cuando un valor pueda venir de varias fuentes.
3.4. Diseño de Controlador
3.4.1. Tarea
3.4.1.1. Realiza operaciones por módulos multifunción.
3.4.1.2. Controla el flujo de datos.
3.4.2. Control Global: Decodifica Opcode
3.4.2.1. Entrada <-- opcode , Salida <-- valores para las señales de control.
3.4.3. Control Local: Decodifica campo Funct
3.4.3.1. Entrada <-- Funct , Salida <-- genera la señal ALU control.
4. Procesador Multiciclo
4.1. Ruta de Datos
4.1.1. Diseño
4.1.1.1. Divide el trabajo en Etapas
4.1.1.1.1. El máximo de etapas depende del Procesador (NanoMIPS 5 Etapas)
4.1.1.2. Etapa relacionada con el HW
4.1.1.3. Cada Etapa se completa en un ciclo
4.1.1.4. El periodo de Procesador es menor, respecto al Monociclo.
4.1.1.5. CPI medio >1 (Siempre es mayor a 1)
4.1.1.6. No son necesarios sumadores extra
4.1.1.7. Cada instrucción tarda más de un ciclo.
4.1.1.8. No es necesario 2 memorias diferentes (Instrucciones y Datos), utilizan solo una que combina a las dos.
4.1.2. Etapas
4.1.2.1. F --> Registro instrucción
4.1.2.2. D --> Lectura de operandos
4.1.2.3. X --> Operandos fuente ALU
4.1.2.4. M--> De memoria a MDR
4.1.2.5. W --> De ALUOut a registro
4.2. Puntos de Control
4.2.1. No hay Tablas de Verdad.
4.2.2. Valores de señales se modifican con los ciclos de reloj.
4.3. Unidad de Control
4.3.1. Control Global
4.3.1.1. Entrada <--- opcode
4.3.1.2. Circuito Secuencial.
4.3.1.3. Diseño:
4.3.1.3.1. Máquina de Estados:
4.3.1.3.2. Microprograma:
4.3.2. Control Local
4.3.2.1. De la ALU
5. Excepciones VS Interrupciones
5.1. Excepciones:
5.1.1. Evento que interrumpe la ejecución de un programa.
5.1.2. Se produce por falla del Programa.
5.1.3. Tratamiento:
5.1.3.1. 1. Salvar el estado del procesador
5.1.3.2. 2. Corregir causa de la excepción.
5.1.3.3. 3. Restaurar estado del Procesador
5.1.3.4. 4. Repetir la ejecución
5.1.4. Tipo de Eventos:
5.1.4.1. Interno
5.1.4.1.1. Llamada al SSOO desde un programa de usuario
5.1.4.1.2. Desbordamiento aritmético
5.1.4.1.3. Instrucción no definida
5.1.4.2. Interno y/o Externo
5.1.4.2.1. Mal funcionamiento hardware
5.2. Interrupciones:
5.2.1. Una excepción que proviene de fuera del Procesador
5.2.2. Tipo de Eventos:
5.2.2.1. Externo:
5.2.2.1.1. Petición de E/S
5.2.2.2. Interno y/o Externo
5.2.2.2.1. Mal funcionamiento hardware