1. Классификация Флинна (Классификация базируется на понятии потока - последовательности элементов обрабатываемых процессором)
1.1. Конвейерные машины
1.1.1. MISD - множественный поток команд и одиночный поток данных.
1.2. Однопроцессорные последовательные компьютеры
1.2.1. SISD - одиночный поток команд и одиночный поток данных
1.3. Мультипроцессорные системы
1.3.1. MIMD - множественный поток команд и множественный поток данных.
1.4. Матрицы процессоров
1.4.1. SIMD - одиночный поток команд и множественный поток данных.
1.5. Дополнения Ванга и Бриггса
1.5.1. Класс SISD разбивается на два подкласса
1.5.1.1. архитектуры с единственным функциональным устройством, например, PDP-11;
1.5.1.2. архитектуры, имеющие в своем составе несколько функциональных устройств - CDC 6600, CRAY-1, FPS AP-120B, CDC Cyber 205, FACOM 200.
1.5.2. В классе MIMD авторы различают
1.5.2.1. вычислительные системы со слабой связью между процессорами, к которым они относят все системы с распределенной памятью, например, Cosmic Cube,
1.5.2.2. и вычислительные системы с сильной связью (системы с общей памятью), куда попадают такие компьютеры, как C.mmp, BBN Butterfly, CRAY Y-MP, Denelcor HEP.
1.5.3. В класс SIMD вводится два подкласса
1.5.3.1. архитектуры с пословно-последовательной обработкой информации - ILLIAC IV, PEPE, BSP;
1.5.3.2. архитектуры с разрядно-последовательной обработкой - STARAN, ICL DAP.
1.5.4. Пустой класс MISD полезен для разработки принципиально новых концепций в теории и практике построения вычислительных систем.
2. Классификация Фенга
2.1. Разрядно-последовательные пословно-последовательные (n=m=1).
2.1.1. В каждый момент времени такие компьютеры обрабатывают только один двоичный разряд. MINIMA (1,1)
2.2. Разрядно-параллельные пословно-параллельные (n > 1, m > 1).
2.2.1. Большая часть существующих параллельных вычислительных систем BBN Butterfly (32, 256) , ILLIAC IV (64, 64).
2.3. Разрядно-параллельные пословно-последовательные (n > 1 , m = 1).
2.3.1. Последовательные компьютеры : IBM 701 (36,1) ; VAX 11/780 (32,1).
2.4. Разрядно-последовательные пословно-параллельные (n = 1 , m > 1).
2.4.1. Много одноразрядных процессоров, каждый независимо обрабатывает данные. STARAN (1, 256) и MPP (1,16384)
2.5. Классификация вычислительных систем на основе двух простых характеристик
2.5.1. Число бит n в машинном слове, обрабатываемых параллельно при выполнении машинных инструкций
2.5.2. числу слов m, обрабатываемых одновременно данной вычислительной системой
2.6. Недостатки
2.6.1. процессорные матрицы = векторно-конвейерные = многопроцессорные системами
2.6.2. не исследуется за счет чего можно одновременно обрабатывать более одного слова.
2.7. Достоинства
2.7.1. введение единой числовой метрики для всех типов компьютеров
3. Классификация Шора
3.1. Машина I
3.1.1. это вычислительная система, которая содержит устройство управления, арифметико-логическое устройство, память команд и память данных с пословной выборкой. Считывание данных осуществляется выборкой всех разрядов некоторого слова для их параллельной обработки в арифметико-логическом устройстве.
3.1.2. классические последовательные машины
3.1.3. конвейерные скалярные машины
3.1.4. векторно-конвейерные машины
3.2. Машина II
3.2.1. осуществляет выборку содержимого одного разряда из всех слов. Слова в памяти данных располагаются горизонтально. Доступ к словам идет через последовательную обработку битовых слоев при параллельной обработке множества слов.
3.2.2. ассоциативные компьютеры
3.2.3. Матричные системы
3.3. Если объединить принципы построения машин I и II, то получим машину III
3.3.1. Эта машина имеет два арифметико-логических устройства - горизонтальное и вертикальное, и модифицированную память данных, которая обеспечивает доступ как к словам, так и к битовым слоям.
3.3.2. Вычислительные системы семейства OMEN-60 фирмы Sanders Associates, построенные в прямом соответствии с концепцией ортогональной машины.
3.4. Если в машине I увеличить число пар арифметико-логическое устройство <==> память данных (иногда эту пару называют процессорным элементом) то получим машину IV.
3.4.1. Единственное устройство управления выдает команду за командой сразу всем процессорным элементам. С одной стороны, отсутствие соединений между процессорными элементами делает дальнейшее наращивание их числа относительно простым, но с другой, сильно ограничивает применимость машин этого класса.
3.4.2. Такую структуру имеет вычислительная система PEPE, объединяющая 288 процессорных элементов.
3.5. Если ввести непосредственные линейные связи между соседними процессорными элементами машины IV, например в виде матричной конфигурации, то получим схему машины V
3.5.1. Любой процессорный элемент теперь может обращаться к данным как в своей памяти, так и в памяти непосредственных соседей.
3.5.2. Классический матричный компьютер ILLIAC IV
3.6. Машина VI
3.6.1. названная матрицей с функциональной памятью (или памятью с встроенной логикой), представляет собой другой подход, предусматривающий распределение логики процессора по всему запоминающему устройству.
3.6.2. сложные ассоциативные процессоры
3.6.3. простые ассоциативные запоминающие устройства
4. Классификация Хендлера
4.1. Три уровня обработки данных в процессе выполнения программ
4.1.1. уровень выполнения программы - опираясь на счетчик команд и некоторые другие регистры, устройство управления (УУ) производит выборку и дешифрацию команд программы;
4.1.2. уровень выполнения команд - арифметико-логическое устройство компьютера (АЛУ) исполняет команду, выданную ему устройством управления;
4.1.3. уровень битовой обработки - все элементарные логические схемы процессора (ЭЛС) разбиваются на группы, необходимые для выполнения операций над одним двоичным разрядом.
4.2. основа классификации - явное описание возможностей параллельной и конвейерной обработки информации вычислительной системой
4.3. способы связи между процессорами и блоками памяти не рассматриваются
4.4. Тройка для описания вычислительной системы C
4.4.1. t(С) = (k×k',d×d',w×w') , где
4.4.1.1. k - число процессоров (каждый со своим УУ), работающих параллельно
4.4.1.2. k' - глубина макроконвейера из отдельных процессоров
4.4.1.3. d - число АЛУ в каждом процессоре, работающих параллельно
4.4.1.4. d' - число функциональных устройств АЛУ в цепочке
4.4.1.5. w - число разрядов в слове, обрабатываемых в АЛУ параллельно
4.4.1.6. w' - число ступеней в конвейере функциональных устройств АЛУ
5. Классификация Хокни (систематизации компьютеров, попадающих в класс MIMD по систематике Флинна. )
5.1. Множественный поток команд может быть обработан двумя способами:
5.1.1. -одним конвейерным устройством обработки, работающем в режиме разделения времени для отдельных потоков
5.1.2. -каждый поток обрабатывается своим собственным устройством
5.1.2.1. ВС, где возможна прямая связь каждого процессора с каждым, реализуемая с помощью переключателя;
5.1.2.2. ВС, где прямая связь каждого процессора возможна только с ближайшими соседями по сети, взаимодействие удаленных процессоров через процессоры-посредники.
5.2. Машины с переключателем
5.2.1. -память распределена среди процессоров как их локальная память
5.2.2. -память это разделяемый ресурс, доступный всем процессорам через переключатель
5.2.3. -гибридные ВС
5.3. Машины с сетевой структурой систематизируются в соответствии с топологией сети
5.3.1. -звездообразная сеть (lCAP)
5.3.2. -гиперкубы (NCube, Intel iPCS)
6. Классификация Джонсона (классификацию MIMD архитектур на основе структуры памяти и реализации механизма взаимодействия и синхронизации между процессорами)
6.1. По структуре оперативной памяти существующие вычислительные системы делятся на две большие группы
6.1.1. системы с общей памятью, прямо адресуемой всеми процессорами
6.1.2. системы с распределенной памятью, каждая часть которой доступна только одному процессору.
6.2. Для межпроцессорного взаимодействия существуют две альтернативы
6.2.1. через разделяемые переменные
6.2.2. С помощью механизма передачи сообщений.
6.3. Четыре класса MIMD архитектур, уточняющих систематику Флинна
6.3.1. общая память - разделяемые переменные (GMSV);
6.3.2. распределенная память - разделяемые переменные (DMSV);
6.3.3. распределенная память - передача сообщений (DMMP);
6.3.4. общая память - передача сообщений (GMMP).
6.4. Вычислительные системы, использующие общую разделяемую память для межпроцессорного взаимодействия и синхронизации - системами с разделяемой памятью, например, CRAY Y-MP (I)
6.5. Системы с распределенной памятью и синхронизацией через разделяемые переменные, как в BBN Butterfly, называются гибридными архитектурами (II)
6.6. Для уточнения классификации существует возможность учитывать вид связи между процессорами: общую шину, переключатели, разнообразные сети.
7. Классификация Базу
7.1. Любую параллельную вычислительную систему можно однозначно описать последовательностью решений, принятых на этапе ее проектирования, а сам процесс проектирования представить в виде дерева
7.1.1. Систолические деревья, введенные Кунгом для вычисления арифметических выражений могут быть описаны как OCPaS либо OCPaA
7.1.2. IBM 360/91, Amdahl 470/6 и многие современные RISC процессоры, разбивающие исполнение всех инструкций на несколько этапов, в данной классификации имеют обозначение OPPiS
7.1.3. Data-flow компьютеры, в зависимости от особенностей реализации, могут быть описаны либо как OPPiA, либо OPPaA.
8. Классификация Кришнамарфи
8.1. для классификации параллельных вычислительных систем предлагает использовать четыре характеристики
8.1.1. степень гранулярности;
8.1.2. способ реализации параллелизма;
8.1.3. топология и природа связи процессоров;
8.1.4. способ управления процессорами.
8.2. Векторно-конвейерные компьютеры:
8.2.1. гранулярность - на уровне данных;
8.2.2. реализация параллелизма - аппаратная;
8.2.3. связь процессоров - простая топология со средней связностью;
8.2.4. способ управления - синхроннй.
8.3. Можно расширить классификацию если Дополнить ее размещением задач по процессорам, способом маршрутизации сообщений, возможностью реконфигурации, аппаратной поддержки языков программирования
9. Классификация Скилликорна
9.1. Классификация состоит из двух уровней. На первом уровне она проводится на основе восьми характеристик:
9.1.1. тип переключателя между DP и DM;
9.1.2. количество процессоров команд (IP);
9.1.3. число запоминающих устройств (модулей памяти) команд (IM);
9.1.4. тип переключателя между IP и IM;
9.1.5. количество процессоров данных (DP);
9.1.6. число запоминающих устройств (модулей памяти) данных (DM);
9.1.7. тип переключателя между IP и DP;
9.1.8. тип переключателя между DP и DP.
9.2. На втором уровне классификации Д.Скилликорн просто уточняет описание, сделанное на первом уровне, добавляя возможность конвейерной обработки в процессорах команд и данных.
9.3. Основа - абстрактная структура , состоящая из четырех компонент :
9.3.1. процессор команд (IP) - интерипретатор команд;
9.3.2. процессор данных (DP) - преобразователь данных, в соответствии с арифметическими операциями;
9.3.3. иерархия памяти (IM,DM) - запоминающее устройство;
9.3.4. переключатель - связь между процессорами и памятью.
10. Классификация Дазгупты
10.1. Назовем классом классификационной схемы именованную группу объектов, которые по некоторым специально выделенным свойствам отличаются от объектов других классов. Множество классов образует категорию
10.1.1. Предлагается следующая иерархия категорий
10.1.1.1. Самый низкий уровень - категория КЭШ-процессора с памятью MCP (memory-cache processor). Классами этой категории являются всевозможные различные архитектуры. Соответствующую архитектуре формулу можно рассматривать как имя класса.
10.1.1.2. Более высокий уровень - категория КЭШ-процессора (СP). Множество классов этой категории получается путем удаления из классов категории CP составляющих, описывающих память.
10.1.1.3. Самый высокий уровень - категория процессора (P). Классы получают удалением кэш-составляющих из классов категории CP.
10.2. Базовые элементы архитектуры:
10.2.1. iM - память с расслоением - память, из которой можно выбрать несколько единиц информации за один цикл памяти;
10.2.2. sM - простая память - память, из которой можно выбрать единицу информации за цикл памяти;
10.2.3. C - программируемая или непрограммируемая кэш-память. Буферные регистры, подобные регистрам CRAY-1, также описываются, как кэш-память;
10.2.4. sI - простой (неконвейерный) процессор для подготовки команды к исполнению;
10.2.5. pI - конвейерный процессор для подготовки команды к исполнению;
10.2.6. sX - простой процессор для исполнения команды;
10.2.7. pX - конвейерный процессор для исполнения команды.
11. Классификация Дункана
11.1. Параллельная архитектура - это такой способ организации вычислительной системы, при котором допускается, чтобы множество процессоров (простых или сложных) могло бы работать одновременно, взаимодействуя по мере надобности друг с другом.
11.2. Требование Дункана - не рассматривать компьютеры, использующие только параллелизм низкого уровня, наравне со всеми остальными
11.2.1. Во-первых, практически все существующие системы будут классифицированны как "параллельные" (что заведомо не будет позитивным фактором для классификации)
11.2.2. Во-вторых, такие машины будут плохо вписываться в любую модель или концепцию, отражающую параллелизм высокого уровня.