CIRCUITOS SEQUENCIAIS I

Get Started. It's Free
or sign up with your email address
CIRCUITOS SEQUENCIAIS I by Mind Map: CIRCUITOS SEQUENCIAIS I

1. Precisa de elementos de memória que armazenem estados

1.1. Estados atual, anterior e futuro são importantes

1.1.1. Tempo deve ser considerado

2. Diagrama de Tempo

2.1. Pulsos Positivos

2.1.1. transição do nível baixo para o alto seguido de nova transição pro nível alto

2.2. Pulsos negativos

2.2.1. transição do nível alto para o baixo seguido de nova transição pro nível baixo

2.3. Importante considerar tempos de subida e descida

2.4. Portas lógicas causam atrasos de propagação

2.4.1. limitam a frequência dos pulsos

2.4.1.1. variações muito rápidas não são detectadas

2.4.1.1.1. circuito não consegue processar a informação

2.4.2. Podem ser úteis em algumas aplicações

3. Multivibradores

3.1. Biestável

3.1.1. Dois estados estáveis

3.1.2. Só muda de estado quando aplicado um pulso

3.1.2.1. são responsáveis pelas transições de estado nas saídas Q e Q'

3.1.2.1.1. Q=1 -> set

3.1.2.1.2. Q= 0 -> reset

3.1.3. Flip Flops

3.1.3.1. SR

3.1.3.1.1. Entrada S leva ao SET

3.1.3.1.2. Entrada R leva ao RESET

3.1.3.1.3. Enquanto as entradas estão inativas, permanece no estado anterio

3.1.3.1.4. Estado indesejado Q=Q'=1

3.1.3.1.5. É constituído por portas NAND e NÃO

3.1.3.1.6. Tabela Verdade

3.1.3.1.7. Aplicações

3.1.3.2. Podem operar com clock e são ativados por borda

3.1.3.3. JK

3.1.3.3.1. Elimina a condição inválida que existe no SR

3.1.3.3.2. Acionado por clock

3.1.3.3.3. CI '76

3.1.3.4. D

3.1.3.4.1. Com clock

3.1.3.4.2. Sem clock

3.1.3.4.3. CI '74

3.1.3.5. T

3.1.3.5.1. Com clock

3.2. Monoestável

3.2.1. Um estado estável que se mantém até um estímulo externo

3.2.1.1. Ocorrendo o estímulo, transita para o estado quase-estável

3.2.1.1.1. Duração determinada por um arranjo de componentes

3.2.1.1.2. Pode ser redisparável

3.3. Astável

3.3.1. Oscila entre dois estados quase-estáveis

3.3.1.1. Não precisa de estímulo externo

3.3.2. Gera sinais de clock para circuitos sequenciais

3.3.2.1. Tem frequência determinada por um arranjo de componetes

3.3.2.1.1. Resistores e capacitores usualmente

4. Sistemas Assíncronos

4.1. As saídas podem varias assim que as entradas são apresentados ao circuito

4.1.1. Alteram os estados da saída independente do clock

4.1.1.1. São aplicados para definir estados inciais

4.2. Usualmente ativadas em nível 0

4.3. Preset

4.3.1. Coloca Q em 1

4.4. Clear

4.4.1. Coloca Q em 0

5. Sistemas Síncronos

5.1. A entrada só é processada quando há um pulso de clock assumindo um valor específico após uma transição de nível

5.1.1. O pulso é transmitido para todo o circuito , permitindo que trabalhem sincronizados

5.1.1.1. Entradas controladas por clock

6. Circuito comparador

6.1. Schmitt Trigger

6.1.1. Usado em inversores ou buffers

6.1.1.1. Introduz histerese entre as transições

6.1.1.2. No circuito inversor a saída irá para nível 0 quando a tensão na entrada for acima de Vt+ e irá para nível 1 quando a entrada for abaixo de VT-

6.1.1.2.1. Elimina ruídos

6.1.1.2.2. Transformam sinais com transição lenta em rápidas

6.1.2. CI '14