1. Ejecución de Instrucciones
1.1. Fetch (F)
1.2. Decode (D)
1.3. Execution (X)
1.4. Memory Acces (M)
1.5. WriteBack (W)
2. Diseño
2.1. Módulos
2.1.1. Unidad de control
2.1.1.1. cerebro
2.1.2. Ruta de Datos
2.1.2.1. operaciones aritmético/lógicas
2.2. Tipos
2.2.1. Combinacional
2.2.1.1. Salidas dependen de entradas
2.2.2. Secuencial
2.2.2.1. Salidas dependen del estado anterior
3. MONOCICLO
3.1. Características
3.1.1. Diseño secuencial
3.1.2. CPI=1
3.1.3. Tiempo de ciclo largo
3.2. Componentes de la ruta de datos
3.2.1. Memoria de instrucciones
3.2.2. Memoria de datos
3.2.3. 32 registros
3.2.4. Contador de programa
3.2.5. 2 sumadores
3.2.6. ALU
3.2.7. Extensor de signo
3.2.8. Desplazador a la izquierda
3.3. Controladores
3.3.1. Global
3.3.1.1. Decodifica Opcode
3.3.2. Local
3.3.2.1. Decodifica Funct
3.3.3. Multinivel
3.3.3.1. Con Global decodifica Opcode
3.3.3.2. Si es tipo R, con Local decodifica Funct
4. MULTICICLO
4.1. Características
4.1.1. Diseño Secuencial
4.1.2. CPI>1
4.1.3. Tiempo de ciclo corto
4.1.4. No son eficientes
4.1.5. No hay memorias separadas
4.1.6. Los recursos son reutilizables
4.2. Ruta de datos
4.2.1. Etapa F
4.2.2. Etapa D
4.2.3. Etapa X
4.2.4. Etapa M
4.2.5. Etapa W
4.3. Unidades de control
4.3.1. Global
4.3.1.1. Máquina de estados
4.3.1.1.1. Cableada
4.3.1.1.2. Usa cinco ciclos
4.3.1.1.3. F y D se ejecutan por igual
4.3.1.2. Microprograma
4.3.1.2.1. Usa memoria ROM
4.3.1.2.2. Formado por microinstrucciones
4.3.1.2.3. Más lenta que la cableada
4.3.2. Local
4.3.2.1. UC local de la ALU
5. Tipos de instrucciones
5.1. I
5.1.1. Load
5.1.1.1. F-D-X-M-W
5.1.2. Store
5.1.2.1. F-D-X-M
5.1.3. Aritmético/Lógicas
5.1.3.1. F-D-X-W
5.1.4. Saltos condicionales
5.1.4.1. F-D-X
5.1.5. Saltos incondicionales
5.1.5.1. F-D-X
5.2. R
5.2.1. Aritmético/Lógicas
5.2.1.1. F-D-X-W
5.3. J
5.3.1. Saltos Incondicionales
5.3.1.1. F-D-X
6. Tratamiento de Excepciones
6.1. Tipos de Errores
6.1.1. Excepciones
6.1.1.1. Evento no planificado que interrumpe la ejecución
6.1.1.2. Errores Internos
6.1.2. Interrupciones
6.1.2.1. Excepción que proviene desde fuera del microprocesador
6.1.2.2. Errores Externos
6.2. Manejador
6.2.1. RTE(Rutina de Tratamiento de Excepciones)
6.3. Proceso
6.3.1. Salvar estado del procesador
6.3.2. Corregir causa de la excepción
6.3.3. Restaurar estado del procesador
6.3.4. Volver a ejecutar la instrucción
6.4. Componentes de Hardware necesarios
6.4.1. Registros de Excepción RTE
6.4.2. Contador de Programa de Excepción ECCP
6.4.3. Restador
6.5. Señales de control
6.5.1. ALU_overflow
6.5.2. Ilegal_opcode
6.5.3. Exception
6.5.4. ExceptionWrite
6.5.5. EPCWrite
6.6. Unidades de control
6.6.1. En Monociclo
6.6.1.1. Añadir nuevas señales al circuito combinacional
6.6.2. En Multiciclo
6.6.2.1. Modificar máquina de estados
6.6.2.2. Añadir microprogramas a la UC microprogramada