1. 7. Funcionamiento y diseño de la ruta de datos y la unidad de control
1.1. Análisis del repertorio de instrucciones
1.2. Establecer las metodologías de temporización
1.3. Seleccionar los módulos necesarios
1.4. Ensamblar la ruta de datos
1.5. Determinar los puntos de control
1.6. Diseño de unidad de control
1.7. Optimizar el diseño obtenido
2. 8. Monociclo
2.1. Repertorio de Instrucciones del nanoMIPS (CASO ESTUDIO)
2.1.1. Acceso de memoria
2.1.1.1. LW, SW
2.1.2. Operaciones Aritméticas - Lógicas
2.1.2.1. ADD, SUB, AND, OR,STL
2.1.3. Control de flujo
2.1.3.1. BEQ(I)
2.2. Componentes de la ruta de datos
2.2.1. Memoria de instrucciones
2.2.2. Memoria de datos
2.2.3. Contador del programa
2.2.4. 32 registros de datos
2.2.5. Dos sumadores
2.2.5.1. Sumar 4 al PC
2.2.5.2. Sumar al PC el valor inmediato e salto
2.2.6. ALU
2.2.6.1. suma, resta, and, or y comparación (slt)
2.2.7. Extensor del signo
2.2.7.1. Adapta el operando inmediato al tamaño de la palabra
2.2.8. Desplazamiento a la izquierda
2.2.8.1. Implementar la multiplicación por 4
2.3. Instrucciones
2.3.1. Carga (lw)
2.3.1.1. rt ←Memoria( rs + SignExt( inmed ) ), PC ←PC + 4
2.3.2. Almacenaje (sw)
2.3.3. Aritmético Lógicas
2.3.3.1. rd ←rs and rt, PC ←PC + 4
2.3.4. Salto Condicional
2.3.4.1. si(rs=rt)entonces(PC←PC+4+4·SignExp(inmed))enotrocasoPC←PC+4
2.4. Puntos de Control
2.4.1. RegDst
2.4.2. RegWrite
2.4.3. ALUSrc
2.4.4. ALUCtr
2.4.5. MemWrite
2.4.6. MemRead
2.4.7. MemtoReg
2.4.8. PCSrc
2.5. Memoria( rs + SignExt( inmed ) ) ←rt, PC ←PC + 4
2.6. Controlador
2.6.1. Control Global
2.6.1.1. Decodifica el Opcode
2.6.1.2. Configura globalmente la ruta de datos
2.6.2. Control Local
2.6.2.1. Decodifica el funct
2.6.2.2. Selecciona la operación a realizar por la ALU
3. 9. Multiciclo
3.1. Diseño de la ruta de datos
3.1.1. 1. División del trabajo en etapas
3.1.2. 2. Cada etapa está relacionada con el hardware de la ruta de datos.
3.1.3. 3. Cada etapa debe completarse en 1 ciclo de reloj.
3.1.4. 4. Reduce el periodo del procesador
3.1.5. CPI>1
3.2. Ruta de datos del nanoMips multiciclo
3.2.1. Etapas F,D,X,M,W
3.2.2. Sin sumadores extras
3.2.3. Memorias no están separadas
3.3. Puntos de control
3.3.1. No se pueden dar como una tabla de verdad.
3.3.2. Las señales se van modificando en los diferentes ciclos de reloj .
3.3.3. Señales:
3.3.3.1. IorD, MemRead, MemWrite, MemToReg, RegDst, RegWrite, ALUSrcA, ALUSrcB, ALUOp, PCSrc, PCWrite, PCWriteCond e IRWrite!
3.4. Unidad de Control del NanoMips monociclo
3.4.1. Unidad de control global
3.4.1.1. Máquina de estados
3.4.1.1.1. 8 estados en máximo 5 ciclos
3.4.1.1.2. Ciclos F,D se ejecutan para todas las instrucciones por igual.
3.4.1.1.3. Cada tipo de instrucción evoluciona por unos estados diferentes.
3.4.1.2. Microprograma
3.4.1.2.1. Almacenada en la Memoria ROM
3.4.1.2.2. Instrucción equivalente a leer palabras de esta memoria en un orden determinado,
3.4.1.2.3. Palabra es una microinstrucción
3.4.1.2.4. conjunto de microinstrucciones = microprograma
3.4.1.2.5. VENTAJAS
3.4.1.2.6. DESVENTAJAS
3.4.1.2.7. Codificación horizontal
3.4.1.2.8. Codificación vertical
3.4.2. Unidad de control local de la ALU
3.5. Tratamiento de excepciones
3.5.1. Transferir el control a otro programa RTE(Rutina de Tratamiento de Excepciones)
3.5.1.1. 1. Salve el estado del procesador
3.5.1.2. 2. Corrija la causa de la excepción
3.5.1.3. 3. Recupere el estado del procesado
3.5.1.4. 4. Repita la ejecución en la que se encontraba
3.5.2. Tipos de excepciones
3.5.2.1. Interrupción E/S
3.5.2.2. Llamada al sistema operativo
3.5.2.3. Punto de ruptura
3.5.2.4. Códigos de operación inválidos
3.5.2.5. Overflow
3.5.3. Componentes Hardware necesarios
3.5.3.1. 1. Registro Exception
3.5.3.2. 2. Contador de Programa Exception
3.5.3.3. 3. Restador
3.5.4. Señales de Control
3.5.4.1. ALU_overflow
3.5.4.2. Ilegal_opcode
3.5.4.3. Exeption
3.5.4.4. ExeptionWrite y EPCWrite
3.5.4.5. PCWrite
4. 1. Ejecución de una Instrucción
4.1. Fetch(F)
4.1.1. Buscar en memoria la instrucción.
4.2. Decode(D)
4.2.1. Decodificación de la instrucción.
4.3. Executión(X)
4.3.1. Ejecución de la operación.
4.4. Memori Access(M)
4.4.1. Accede a memoria (leer/escribir)
4.5. Writeback(W)
4.5.1. Vuelca el resultado a un registro.
5. 2. Instrucciones del tipo I
5.1. Load
5.1.1. Ejecución de instrucciones
5.1.1.1. F
5.1.1.2. D
5.1.1.3. X
5.1.1.4. M
5.1.1.5. W
5.2. Store
5.2.1. Ejecución de instrucciones
5.2.1.1. F
5.2.1.2. D
5.2.1.3. X
5.2.1.4. M
5.3. Aritmético Lógicas
5.3.1. Ejecución de instrucciones
5.3.1.1. F
5.3.1.2. D
5.3.1.3. X
5.3.1.4. W
5.4. Saltos condicionales / incondicionales
5.4.1. Ejecución de instrucciones
5.4.1.1. F
5.4.1.2. D
5.4.1.3. X
6. 3. Instrucciones de tipo R
6.1. Aritmético-Lógicas
6.1.1. F
6.1.2. D
6.1.3. X
6.1.4. W
7. 4. Instrucciones de tipo J
7.1. Saltos incondicionales con direccionamiento
7.1.1. F
7.1.2. D
7.1.3. X
8. 5. Diseño de un Procesador
8.1. Ruta de datos
8.1.1. Combinacional
8.2. Unidad de control
8.2.1. Secuencial o combinacional
8.3. Parte Combinacional
8.3.1. Sistema combinacional
8.3.1.1. Salida = Valores de entradas
8.4. Parte Secuencial
8.4.1. Sistema Secuencial
8.4.1.1. Salida = estado anterior o estado interno
9. 6. Procesador Secuencial
9.1. Monociclo
9.1.1. Instrucción completa en un ciclo reloj
9.1.2. CPI= 1
9.1.3. Duración del ciclo = Instrucción más tarda
9.2. Multiciclo
9.2.1. Instrucción puede tardar mas de un ciclo reloj
9.2.2. CPI>1
9.2.3. Duración ciclo = Etapa mas larga