Ciclo de Instrucción
por Isra Montaño
1. Memoria
1.1. Memoria Física 8088
1.1.1. Memoria con 1mb con 8bits por segmento
1.2. Memoria Física 8086
1.2.1. 2 bancos con 512 KB cada uno
1.3. Memoria Física 80286
1.3.1. 2 bancos con 8MB cada uno
1.4. Memoria Fisica 80386
1.4.1. 4 bancos con 1GB cada uno
2. Mejora (Pipeline de múltiples etapas)
2.1. Ejecuta una instrucción por ciclo
2.2. Unidad de interfaz de bus
2.3. Unidad de pre-busqueda
2.4. Unidad de decodificacion
2.5. Unidad de ejecucion
2.6. Unidad de segmentacion
2.7. Unidad de pagina
3. Arquitectura superescalar
3.1. Dos o mas tuberias
3.2. Múltiples instrucciones en la etapa de ejecución
3.3. Para n tuberías, n instrucciones pueden ejecutarse durante el mismo ciclo de reloj
4. Sin Pipeline
4.1. Instrucción por instrucción
4.2. Duración de 3 ciclos por instrucción
5. CPU
5.1. Fase de búsqueda
5.2. Fase de decodificación
5.3. Fase de ejecución