Transistores de Efecto de campo

Comienza Ya. Es Gratis
ó regístrate con tu dirección de correo electrónico
Rocket clouds
Transistores de Efecto de campo por Mind Map: Transistores de Efecto de campo

1. Como vimos en capítulos anteriores, el GaAs se ha utilizado durante varias décadas en la cons- trucción de dispositivos semiconductores. Desafortunadamente, sin embargo, los costos de fabricación y la baja densidad resultante en circuitos integrados así como los problemas de pro- ducción evitaron que alcanzara un nivel prominente en la industria hasta hace algunos años. La necesidad de dispositivos de alta velocidad y de métodos de producción mejorados en años recientes ha creado una fuerte demanda de circuitos integrados a gran escala de GaAs. Aunque los MOSFET de Si que acabamos de describir pueden hacerse de GaAs, es un proceso de fabricación más difícil debido a los problemas de difusión. Sin embargo, la producción de los FET con una barrera Schottky (descritos en detalles en el capítulo 16) en la compuerta puede hacerse de una forma muy eficiente

1.1. Nuevo Tema

2. La región a la izquierda del lugar geométrico del estrangulamiento se conoce como región óhmica o de resistencia controlada por voltaje. En esta región el JFET en realidad se puede emplear como un resistor variable (posiblemente para un sistema de control de ganan- cia automático) cuya resistencia la controla el voltaje aplicado de la compuerta a la fuente. Observe que la pendiente de cada curva, y por consiguiente la resistencia del dispositivo entre el drenaje y la fuente con VDS  Vp, son una función del voltaje aplicado VGS. A medida que VGS se vuelve más y más negativo, la pendiente de cada curva se hace cada más horizontal, lo que corresponde a una resistencia cada vez más grande. La siguiente ecuación es una buena primera aproximación al nivel de resistencia en función del voltaje aplicado VGS:

2.1. Nuevo Tema

2.1.1. Dispositivos de canal p El JFET de canal p se construye exactamente de la misma manera que el dispositivo de canal n con los materiales p y n invertidos, como se muestra en las direcciones de la corriente definidas están invertidas, del mismo modo que las polaridades reales de los voltajes VGS y VDS. Para el dispositivo de canal p, el canal se estrechará al incre- mentarse el voltaje positivo de la compuerta a la fuente y la notación de doble subíndice producirá voltajes negativos para VDS en las características la cual muestra una IDS de 6 mA y un voltaje de estrangulamiento de VGS - 6 V. No permita que los signos menos lo confundan. Simplemente indican que la fuente se encuentra a un potencial más alto que el drenaje. rd = ro 11 - VGS>VP22

2.2. Símbolos Símbolos Los símbolos gráficos para los JFET de canal n y de canal p se dan. Observe que la flecha apunta hacia dentro para el dispositivo de canal n para representar la dirección en la cual IG fluiría si la unión p-n se polarizará en directa. Para el dispositivo de canal p la única dirección en el símbolo es la dirección de la flecha.

3. Una de las características más importantes del FET es su alta impedancia de entrada. A un nivel de 1 M a varios cientos de megaohms excede por mucho los niveles de resistencia de entrada típicos de las configuraciones del transistor BJT, lo que es una característica muy importante en el diseño de amplificadores de ca lineales.

3.1. Las ganancias de voltaje de ca típicas para amplificadores de BJT son mucho mayores que para los FET. En general: Los FET son más estables a la temperatura que los BJT, y en general son más pequeños que los BJT, lo que los hace particularmente útiles en chips de circuitos integrados (CI). Las características de construcción de algunos FET, sin embargo, pueden hacerlos más sensibles al manipuleo que los BJT.

4. Las cargas presentes establecen un campo eléctrico, el cual controla la ruta de conducción del circuito de salida que requiera un contacto directo entre las cantidades de control y las controladas.

5. CONSTRUCCIÓN Y CARACTERÍSTICAS DE LOS JFET

5.1. el JFET es un dispositivo de tres terminales con una terminal capaz de controlar la corriente entre las otras dos. En nuestro análisis del transistor BJT se empleó el transistor npn en la mayor parte de las secciones de análisis y diseño, con una sec- ción dedicada a cómo utilizar un transistor pnp. Para el transistor JFET el dispositivo de ca- nal n será el dispositivo importante, con párrafos y secciones dedicados a cómo utilizar un JFET de canal p.

5.2. La construcción básica del JFET de canal n se muestra en la figura 6.3. Observe que la par- te principal de la estructura es el material tipo n, el cual forma el canal entre las capas incrus- tadas de material p. La parte superior del canal tipo n está conectada mediante un contacto óhmico a un material conocido como drenaje (D), en tanto que el extremo inferior del mis- mo material está conectado mediante un contacto óhmico a una terminal conocida como fuen- te (S). Los dos materiales tipo p están conectados entre sí y a la terminal de compuerta (G). En esencia, por consiguiente, el drenaje y la fuente están conectados a los extremos del canal tipo n y la compuerta a las dos capas de material tipo p. Sin potenciales aplicados, el JFET tiene dos uniones p-n en condiciones sin polarización. El resultado es una región de empo- brecimiento en cada unión, como se muestra en la figura 6.3, la cual se asemeja a la misma región de un diodo en condiciones sin polarización. Recuerde también que una región de em- pobrecimiento no contiene portadores libres, y por consiguiente es incapaz de conducir.

5.2.1. Las analogías rara vez son perfectas y en ocasiones pueden ser engañosas, pero la del agua. da una idea del control de JFET en la compuerta y de lo apropiado de la termino- logía aplicada a las terminales del dispositivo. La fuente de la presión de agua puede ser vincu- lada al voltaje aplicado del drenaje a la fuente, el cual establece un flujo de agua (electrones) desde el grifo (fuente). La “compuerta” gracias a una señal aplicada (potencial), controla el flujo de agua (carga) dirigido hacia el “drenaje”. Las terminales del drenaje y la fuente se encuentran en los extremos opuestos del canal.

5.2.2. En el instante en que se aplica VDD (- VDS), los electrones son atraídos hacia el dre- naje y se establece la corriente convencional ID con la dirección definida. La trayectoria del flujo de carga revela claramente que las corrientes a través del drenaje y la fuente son equivalentes (ID - IS). En las condiciones el flujo de la carga es- tá relativamente desinhibido y limitado sólo por la resistencia del canal n entre la fuente y el drenaje.

5.2.3. observar que la región de empobrecimiento es más ancha cerca de la parte su- perior de ambos materiales tipo p. La razón del cambio de ancho de la región se describe mejor. Suponiendo una resistencia uniforme en el canal n, podemos des- componer la resistencia del canal en las divisiones que aparecen. La corriente ID establecerá los niveles de voltaje a través del canal como se indica.

5.2.4. El hecho es que IG - 0 A es una característica importante del JFET. Conforme el voltaje VDS aumente de 0 V a algunos volts, la corriente también lo hará de acuerdo con la ley de Ohm y se mostrará la gráfica de ID con VDS. La pendien- te constante relativa de la gráfica revela que en la región de valores bajos de VDS, la resistencia en esencia es constante. A medida que VDS se incrementa y se aproxima un nivel conocido como Vp las regiones de empobrecimiento se ensanchan, lo que redu- ce notablemente el ancho del canal. La ruta reducida de conducción hace que la resistencia se incremente, y ocurra la curva. Cuanto más horizontal sea la curva, más alta será la resistencia, lo que indica que la resistencia se está acercando a un valor “infinito” de ohms en la región horizontal. Si VDS se incrementa a un nivel donde pareciera que las dos regiones de empobrecimiento “se tocarán”.

5.3. Resistor controlado por Voltaje

6. CARACTERÍSTICAS DE TRANSFERENCIA

6.1. Derivación Para el transistor BJT la corriente de salida IC y la corriente de control de entrada IB están relacionadas por beta, la cual se considera constante para el análisis que se va a realizar. En forma de ecuación,

6.1.1. Ic= f(IB) = B IB. se da una relación lineal entre IC e IB. Si se duplica el nivel de IB, IC también lo hará. Desafortunadamente, esta relación lineal no existe entre las cantidades de salida y entrada de un JFET. La ecuación de Shockley define la relación entre ID y VGS.

6.2. En general, por consiguiente: Las características de transferencia definidas por la ecuación de Shockley no se ven afectadas por la red en la cual se emplea el dispositivo. Podemos obtener la curva de transferencia utilizando la ecuación de Shockley o a partir de las características de salida aparecen en dos gráficas, con la escala vertical en miliamperes en cada una. Una de ellas es una gráfica de ID contra VDS, en tanto que la otra es ID contra VGS. Con las características de drenaje de la derecha del eje “y”, podemos trazar una línea horizontal de la región de saturación de la curvaAplicación de la ecuación de Shockley La curva de transferencia también se puede obtener de forma directa con la ecuación de Shockley dados simplemente los valores de IDSS y Vp. Los niveles de IDSS y Vp definen los límites de la curva en ambos ejes y sólo se requiere localizar algunos puntos intermedios en la gráfica. La validez de la ecuación como origen de la curva de transferencia se demuestra mejor examinando algunos niveles específicos de una variable y determinando el nivel resultante denotada VGS - 0 V al eje ID. El nivel de corriente resultante para ambas gráficas es IDSS. El punto de intersección en la curva de ID contra VGS será como se muestra, puesto que el eje vertical se define como VGS - 0 V.

6.3. Aplicación de la ecuación de Shockley. La curva de transferencia también se puede obtener de forma directa con la ecuación de Shockley dados simplemente los valores de IDSS y Vp. Los niveles de IDSS y Vp definen los límites de la curva en ambos ejes.

7. HOJAS DE ESPECIFICACIONES (JFET)

7.1. Aun cuando el contenido general de las hojas de especificaciones puede variar desde del mínimo absoluto hasta una extensa exhibición de gráficas y tablas, existen algunos parámetros fundamentales que proporcionarán los fabricantes. Algunos de los más importantes se describen en los párrafos siguientes. La hoja de especificaciones del JFET 2N5457 de canal n provista por Motorola.

7.1.1. Valores nominales máximos La lista de valores nominales máximos aparece al principio de la hoja de especificaciones, con los voltajes máximos entre terminales específicas, los niveles de corriente máximos y el nivel de disipación de potencia máximo del dispositivo.

7.2. Características eléctricas Las características eléctricas incluyen el nivel de Vp en las características “apagado” e IDSS en las características “encendido”. En este caso el intervalo de Vp VGS(apagado) es de 0.5 V a 6.0 V y el de IDSS de 1 mA a 5 mA. El hecho de que ambos varíen de un dispositivo a otro con la mis- ma placa de fabricante se deberá considerar en el proceso de diseño. Las demás cantidades se definen en las condiciones que aparecen entre paréntesis. Las características de señal pequeña.

7.2.1. Construcción de la cápsula e identificación de las terminales La apariencia de este JFET particular es la que aparece en la hoja de especificaciones. Directamente debajo de la figura también aparece la identificación de las terminales. También están disponibles JFET con contenedores acopados, con su identificación de terminales.

7.2.1.1. Región de operación Esta hoja de especificaciones y la curva definida por los niveles de estrangulamiento en cada nivel de VGS definen la región de operación de amplificación lineal en las características de drenaje.

8. INSTRUMENTACIÓN

8.1. existen instrumentos manuales para medir el nivel de bcd para el transistor BJT. No hay instrumentos semejantes para medir los niveles de IDSS y Vp. Sin embargo, el trazador de curvas presentado para el transistor BJT también puede mostrar en pantalla las características de drenaje del transistor JFET mediante el ajuste apropiado de los diversos controles

8.1.1. La escala vertical (en miliamperes) y la escala horizontal (en volts) se ajustaron para que aparezcan en pantalla todas las características.

9. RELACIONES IMPORTANTES

9.1. para las configuraciones de cd y ca. Para aislar y resaltar su importancia, se repiten a continuación al lado de las ecuaciones correspondientes para el transistor BJT. Las ecuaciones para JFET se definen para la configuración en tanto que las ecuaciones para BJTs se relacionan

10. MOSFET TIPO EMPOBRECIMIENTO

10.1. Como observamos en la introducción, hay tres tipos de FE: JFET, MOSFET y MESFET. Los MOSFET se dividen aún más en tipo empobrecimiento y tipo enriquecimiento. Los términos empobrecimiento y enriquecimiento definen su modo básico de operación; el nombre MOSFET significa transistor de efecto de campo semiconductor de oxido metálico. Como hay dife- rencias en las características y operación de los diferentes tipos de MOSFET, se abordan en secciones distintas. En ésta examinamos el MOSFET tipo empobrecimiento, cuyas características son parecidas a las de un JFET entre las condiciones de corte y saturación con IDSS y tam- bién adicionalmente tiene las características que se extienden hasta la región de polaridad opuesta de VGS.

10.2. Construcción básica La construcción básica del MOSFET tipo empobrecimiento de canal n. Se forma una placa de material tipo p a partir de una base de silicio y se conoce como sustrato. Es la base sobre la cual se construye el dispositivo. En algunos casos, el sustrato se conecta internamente a la terminal de fuente. Sin embargo, muchos dispositivos individuales cuentan con una terminal adicional etiquetada SS, lo que produce un dispositivo de cuatro terminales. La fuente y el drenaje están conectados mediante contactos metálicos a regiones tipo n dopadas vinculadas a un canal n como se muestran en la figura. También la compuerta está conectada a una superficie de contacto metálica aunque permanece aislada del canal n por una capa de bióxido de silicio (SiO2) muy delgada. El SiO2 es un tipo de aislante conocido como dieléctrico, el cual establece campos eléctricos opuestos (como lo indica el prefijo di) dentro del dieléctrico cuando se expone a un campo externamente aplicado. El hecho de que la capa de SiO2 sea una capa aislante significa que: No hay una conexión eléctrica entre la terminal de compuerta y el canal de un MOSFET.

10.2.1. Operación y características básicas el voltaje de la compuerta a la fuente se ajusta a 0 V por la conexión directa de una terminal a la otra y se aplica un voltaje VDS del drenaje a la fuente. El resultado es la atracción del potencial positivo en el drenaje por los electrones libres del canal n y la corriente semejante a la que se establece a través del canal del JFET

10.3. MOSFET tipo empobrecimiento de canal p La construcción de un MOSFET tipo empobrecimiento de canal p es exactamente a la inversa. Es decir, ahora el sustrato es tipo n y el canal tipo p. Las terminales no cambian, pero las polaridades del voltaje y las direcciones de corriente se invierten, como se muestra en la misma figura. Las características de drenaje aparecerían exactamente, pero VDS con valores negativos. (con respecto al eje ID) para las características de transferencia

11. MOSFET TIPO ENRIQUECIMIENTO

11.1. Operación y características básicas Si VGS se ajusta a 0 V y se aplica un voltaje entre el drenaje y la fuente del dispositivo , la ausencia de un canal n (con su generoso número de portadores libres) producirá una corriente de efectivamente 0 A; muy diferente del MOSFET tipo empobrecimiento y el JFET, donde ID - IDSS. No es suficiente contar con una gran acumulación de portadores (elec- trones) en el drenaje y la fuente (debido a las regiones tipo n dopadas) si una trayectoria deja de existir entre los dos. Con un cierto voltaje positivo de VDS, VGS de 0 V y la terminal SS directamente conectada a la fuente, existen en realidad dos uniones p-n polarizadas en inversa entre las regiones tipo n dopadas el sustrato que se oponen a cualquier flujo significativo entre el drenaje y la fuente.

11.1.1. Si bien existen algunas semejanzas en la construcción y modo de operación entre los MOSFET tipo empobrecimiento y los tipo enriquecimiento, las características del MOSFET tipo enriquecimiento son muy diferentes de cualesquiera otras obtenidas hasta ahora. La curva de transferencia no está definida por la ecuación de Shockley y la corriente de drenaje ahora es la de corte hasta que el voltaje de la compuerta a la fuente alcance una magnitud específica. En particular, el control de corriente en un dispositivo de canal n ahora se ve afectado por un voltaje positivo de la compuerta a la fuente en lugar de por los voltajes negativos encontrados en los JFET de canal n y en los MOSFET tipo empobrecimiento de canal n.

11.1.1.1. Construcción básica Como con el MOSFET tipo empobrecimiento, el sustrato en ocasiones se conecta internamen- te a la terminal fuente, en tanto que en otros casos se pone a la disposición una curva terminal para el control externo de su nivel de potencial. La fuente y el drenaje se conectan de nuevo mediante contactos metálicos a regiones tipo n dopadas.

11.2. MOSFET tipo enriquecimiento de canal p. La construcción de un MOSFET tipo enriquecimiento de canal p es exactamente a la inversa. Es decir, ahora hay un sustrato tipo n y regiones tipo n dopadas bajo las conexiones del drenaje y la fuente. Las terminales no cambian, pero todas las polaridades del voltaje y las direcciones de la corriente se invierten. Las características de drenaje aparecerán como se muestra en la figura 6.41c, con niveles crecientes de corriente a consecuencia de los valores cada vez más negativos de VGS. Las características de transferencia serán la imagen de espejo (con respecto al eje ID) de la curva de transferencia, con ID incrementándose a una con los valores cada vez más negativos de VGS más allá de VT, como se muestra en la figura 6.41c. Las ecuaciones (6.13) a (6.16) son igualmente aplicables a dispositivos de canal p.

12. MANEJO DEL MOSFET

12.1. La delgada capa de SiO2 entre la compuerta y el canal de los MOSFET tiene el efecto positivo de proporcionar una característica de alta impedancia de entrada para el dispositivo, pero su manejo se dificulta por su capa extremadamente delgada, lo que no sucedía con los transistores BJT o JFET. A menudo se acumula suficiente carga estática (captada de los alrededores) para esta- blecer una diferencia de potencial a través de la delgada capa que puede destruirla y establecer conducción a través de ella

12.1.1. Es por consiguiente imperativo dejar la envoltura de embarque (o anillo) de cortocircuito (o conducción) conectando los cables entre sí hasta que el dispositivo se vaya a insertar en el sistema. El anillo de cortocircuito evita que se aplique un potencial a través de dos terminales cualesquiera del dispositivo. Con el anillo, la diferencia de potencial entre dos terminales cualesquiera se mantiene a 0 V. En el último de los casos siempre tocan tierra para que se descargue la carga estática acumulada antes de manipular el dispositivo y siempre toca al transistor por su cápsula

12.1.1.1. A menudo existen valores transitorios (cambios agudos de voltaje o corriente) en una red cuando se quitan o insertan elementos si la energía está conectada. Los niveles transitorios a me- nudo pueden ser mayores que los que el dispositivo puede manejar y por consiguiente la energía siempre deberá estar desconectada cuando se hagan cambios en la red. El voltaje máximo de la compuerta a la fuente normalmente viene en la lista de valores máximos del dispositivo. Un método de asegurarse de que este voltaje no sea excedido (tal vez por efectos transitorios) con cualquier polaridad es introducir dos diodos Zener,

13. VMOS

13.1. Una de las desventajas del MOSFET típico son los niveles de manejo de potencia reducidos (en general, menores que 1 W) comparados con los transistores BJT. Esta deficiencia para un dispositivo con tantas características positivas se puede mitigar si se cambia el modo de construcción de uno de naturaleza plana

13.1.1. Comparados con los MOSFET planos comercialmente disponibles, los VMOS FET tienen niveles de resistencia de canal reducidos y valores de potencia y corriente más altos. Una importante característica adicional de la construcción vertical es: Los VMOS FET tienen un coeficiente de temperatura positivo, el cual combate la posibilidad de desbordamiento térmico. Si la temperatura de un dispositivo se debe incrementar debido el medio circundante o a las corrientes del dispositivo, los niveles de resistencia se incrementarán causando una reducción en la corriente de drenaje en lugar de un aumento como sucede para un dispositivo convencional. CMOS 401 Los coeficientes negativos de temperatura reducen los niveles de resistencia con incrementos de la temperatura, los cuales alimentan los niveles de corrientes crecientes y el resultado es una mayor inestabilidad de la temperatura y un desbordamiento térmico.

13.1.1.1. Los niveles almacenados de carga reducidos aceleran los tiempos de conmutación para la construcción de VMOS, comparados con los de la construcción plana convencional.

14. CMOS

14.1. Se puede establecer un dispositivo lógico muy efectivo construyendo un MOSFET de canal p y uno de canal n en el mismo sustrato. Observe el canal p inducido a la izquierda y el canal n inducido a la derecha para los dispositivos de canal p y n, respectivamente. La configuración se conoce como una disposición de MOSFET complementaria (CMOS); tiene gran aplicación en el diseño de lógica de computadora. La relativamente alta impedancia de entrada, las rápidas velocidades de conmutación y los bajos niveles de potencia de operación de la configuración CMOS, han dado por resultado una disciplina totalmente nueva conocida como diseño de lógica CMOS.

15. LOS MESFET