1. Interrupciones de E/S:
1.1. Para iniciar una operación de E/S por parte de un proceso del usuario
1.1.1. • La CPU carga los registros en el controlador del dispositivo
1.1.2. • El controlador examina los registros para saber qué acción realizar.
1.1.3. • Tras realizar la acción el controlador informa de ello a la CPU.
1.1.4. • Esa comunicación se efectúa generando una interrupción.
1.2. Al iniciar una E/S hay dos alternativas
1.2.1. E/S síncrona:
1.2.1.1. el SO espera a que termine la E/S
1.2.2. E/S asíncrona
1.2.2.1. el SO devuelve el control al programa del usuario sin esperar a que se complete la E/S
1.3. Funcionamiento asíncrono + multiprogramado
1.3.1. El usuario solicita E/S mediante llamada al sistema
1.3.2. El SO tramita la operación
1.3.3. El SO entrega el control a otro proceso (mientras se desarrolla la E/S).
1.4. Cuando la E/S termina genera una interrupción que
1.4.1. • Interrumpe el proceso actual.
1.4.2. • Provoca la aparición del SO, que reactiva el proceso que hizo la llamada.
2. Ejecución de instrucciones e interrupciones y estructura de E/S.
2.1. Estructura de la E/S
2.1.1. Los dispositivos se conectan al bus a través de los controladores de E/S
2.1.2. La CPU se comunica con los controladores a través de instrucciones especiales o de direcciones de memoria concretas
2.1.3. Cada controlador tiene un búfer local. La CPU envía y recoge datos del búfer.
2.1.4. El controlador notifica a la CPU la finalización de una operación o la llegada de nuevos datos mediante una interrupción
2.2. Ejecución de instrucciones (1):
2.2.1. Se clasifican en:
2.2.1.1. Procesador – memoria
2.2.1.2. Procesador – E/S
2.2.1.3. Procesamiento de datos
2.2.1.4. Control.
2.3. Ejecución de instrucciones (2)
2.3.1. Registros internos de CPU
2.3.1.1. PC
2.3.1.1.1. contador de programa, contiene la dirección de la siguiente instrucción a leer
2.3.1.2. IR
2.3.1.2.1. registro de instrucción (de la que está ejecutándose)
2.3.1.3. AC
2.3.1.3.1. acumulador, almacenamiento temporal
2.3.2. Lista parcial de códigos de operación
2.3.2.1. 0001 Cargar de memoria a AC.
2.3.2.2. 0010 Almacenar AC en memoria.
2.3.2.3. 0101 Sumar a AC el contenido de la memoria
3. Almacenamiento
3.1. Estructura
3.1.1. Estructura de almacenamiento
3.1.1.1. • Carga (load):
3.1.1.1.1. transfiere una palabra entre la memoria principal y la CPU.
3.1.1.2. • Almacenaje (store)
3.1.1.2.1. transfiere el contenido de un registro a la memoria.
3.1.2. almacenamiento secundario
3.1.2.1. • La memoria principal no es lo suficientemente grande para contener permanentemente todos los programas y datos.
3.1.2.2. • La memoria principal es volátil.
3.1.3. Memoria principal:
3.1.3.1. Único almacén al que la CPU puede acceder directamente
3.1.3.2. Los programas y datos deben de colocarse en la memoria principal para que la CPU pueda operar con ellos.
3.1.4. Cintas magnéticas:
3.1.4.1. Carrete enrollable sobre el que se pasa una cabeza de lectura-escritura
3.1.4.2. Llegar al punto deseado de la cinta puede llevar mucho tiempo.
3.1.4.3. En desuso, el acceso aleatorio es 100 veces menor que en un disco
3.1.4.4. Gran capacidad de almacenamiento
3.1.4.5. Se clasifican según su anchura:
3.1.4.5.1. • Medidas: 4 mm, 8 mm, 19 mm, ¼”, ½”
3.2. jerarquías
3.2.1. Jerarquías de almacenamiento (1)
3.2.1.1. Organización jerárquica según coste, velocidad y tamaño.
3.2.1.2. Nota:
3.2.1.2.1. Son volátiles en esta pirámide por encima de la memoria principal.
3.2.2. Jerarquías de almacenamiento (2)
3.2.2.1. Uso de cachés:
3.2.2.1.1. Caché:
3.2.2.1.2. Principio de caché
3.2.2.1.3. Problemas de las cachés
4. Funcionamiento de los sistemas de computación
4.1. Programa de arranque
4.1.1. Asignará valores iniciales
4.1.2. Sabrá cómo cargar el SO y comenzar a ejecutarlo
4.2. Interrupción
4.2.1. El hardware envía una señal a la CPU.
4.2.2. El software ejecuta una llamada al sistema
4.2.3. Pueden generar una interrupción:
4.2.3.1. • División entre 0, o desbordamiento (de software).
4.2.3.2. • Acceso no válido a la memoria, error de dirección (de software).
4.2.3.3. • La terminación de una operación de E/S (de hardware).
4.2.3.4. • Señal externa de reloj, fallo de circuitería (hardware).
4.2.4. rutina de servicio (RSI)
4.2.5. CPU
4.2.6. vector de interrupciones
4.3. Tratamiento genérico de una interrupción simple
4.3.1. Hardware
4.3.1.1. el controlador del dispositivo genera una interrupcion
4.3.1.2. el procesador termina la ejecucion de la instuccion en curso
4.3.1.3. el procesador acusa el recibo de la interrupcion
4.3.1.4. el procesador inserta la PSW y el PC en la pila (stack)
4.3.1.5. el procesador carga el nuevo valor del PC segun la interrupcion
4.3.1.6. Software
4.3.1.6.1. guardar el resto de la informacion del estado del proceso
4.3.1.6.2. procesar la interrupcion
4.3.1.6.3. restaurar la informacion de estadoen que se encontraba el proceso
4.3.1.6.4. restaurar los valores del PSW y el PC
5. Protección por hardware
5.1. Protección por hardware
5.1.1. multiprogramación
5.2. SO
5.2.1. Acceso a la memoria del SO y de otros programas.
5.2.2. Acceso directo a los dispositivos de E/S.
5.2.3. Utilizar la CPU todo el tiempo que quieran
5.3. Modo dual de operación
5.3.1. • Modo de usuario o no privilegiado
5.3.1.1. si se intenta ejecutar una instrucción privilegiada la CPU interrumpe la ejecución y genera una trampa, pasando el control al SO.
5.3.2. • Modo de monitor, supervisor, de sistema o privilegiado
5.3.2.1. bit de modo
5.3.2.2. CPU arranca en modo privilegiado
5.4. Protección de E/S:
5.4.1. instrucciones de E/S no válidas
5.4.2. Para evitar E/S no válidas
5.4.3. Dos modos de acceso a la E/S
5.4.3.1. • Con instrucciones especiales
5.4.3.1.1. s (in, out), que han de ser privilegiadas.
5.4.3.2. A través de la memoria
5.4.3.2.1. el acceso a las direcciones que usa la E/S debe de estar prohibido en modo usuario.
5.5. Protección de memoria (1):
5.5.1. Idea fundamental
5.5.1.1. delimitar el espacio de direcciones
5.6. Protección de memoria (2)
5.6.1. La CPU
5.7. Protección de la CPU
5.7.1. Idea
5.7.1.1. impedir que un programa usuario se atasque en un
5.7.1.2. ciclo infinito (acaparando el tiempo de CPU) y nunca
5.7.1.3. devuelva el control al SO.
5.7.2. Solución
5.7.2.1. temporizador
5.7.2.1.1. Contiene un contador inicializado al valor deseado que se
5.7.2.1.2. decrementa con cada pulso de reloj del sistema.
5.7.2.1.3. Cuando el contador llega a 0 genera una interrupción.
5.7.3. Nota
5.7.3.1. • Implementación del tiempo compartido.
5.7.3.2. • Cálculo de la hora actual.
6. MEMORIA
6.1. CONTROLADOR DE MEMORIA
6.1.1. CONTROLADOR PUERTO PS/2
6.1.2. CONTROLADOR DE IMPRESORA
6.1.3. CONTROLADOR DE DISCOS
6.1.4. CPU