Familias Lógicas

Track and organize your meetings within your company

Comienza Ya. Es Gratis
ó regístrate con tu dirección de correo electrónico
Familias Lógicas por Mind Map: Familias Lógicas

1. Familia BiCMOS de bajo voltaje

1.1. Compatibilidad de pines con

1.1.1. ABT

1.1.2. LVT

1.2. Características

1.2.1. Puede funcionar como traductor de 5 V a 3 V

1.2.2. Las entradas pueden manejar niveles lógicos de 5C

1.2.3. Diseñadas para aplicaciones de interfaz de canal de ocho y 16 bits

1.2.4. Contiene partes CMOS

1.3. Creada para aplicaciones de bus de interfaz

2. Tecnología TTL (74xx)

2.1. Son utilizadas como

2.1.1. Lógica de "pegamento"

2.1.2. Circuitos de interface para alta corriente

2.2. Consta de 3 etapas

2.2.1. Etapa de entrada por emisor

2.2.2. Separador de fase

2.2.3. Driver

2.3. Tipos

2.3.1. TTL estandar

2.3.2. TTL bipolar

2.3.3. TTL Schottly

3. Familias lógicas iniciales

3.1. RTL

3.1.1. Utilizan componentes discretos

3.2. DTL

3.2.1. Incorporados para crear una gran desviación entre la lógica de 1 y 0 lógicos

3.2.2. Corrieron una fuente de alimentación de 15 voltios

3.2.3. Destinados a minimizar el efecto del ruido

3.3. ECL

3.3.1. Disponible en los circuitos integrados

3.3.2. Lógica en modo de corriente

3.4. IIL

3.4.1. Lógica de inyección integrada

3.4.2. Utiliza transistores bipolares en una especie de arreglo

3.4.3. Se utiliza para formar los circuitos integrados

4. Familia ECL

4.1. Características

4.1.1. Disminuyen los retardos de conmutación los transistores

4.1.2. Basada en tecnología bipolar

4.1.3. Evita la saturación de los transistores

4.1.4. Alternan su estado entre corte y conducción en zona activa.

4.1.5. Diseñada para obtener circuitos más veloces.

4.1.6. Operan bajo el principio de la conmutación de corriente

4.2. Ventajas

4.2.1. Son los circuitos más veloces y pueden alcanzar tiempos de demora de hasta 1ns.

4.2.2. No existen picos de corrientes en los transistores

4.2.3. Se dispone de salidas complementadas

4.2.4. Buen factor de carga N= 15

4.3. Desventajas

4.3.1. Pequeños valores de los márgenes de ruidos

4.3.2. Altos valores de potencia del orden de 40 mW

4.3.3. No son compatibles con los circuitos TTL

4.3.4. Ocupan gran área en los circuitos integrados

5. Tecnología CMOS

5.1. Características

5.1.1. Estos circuitos son regenerativos

5.1.2. Bajo consumo de potencia estática

5.1.3. Robustos frente a ruido o degradación de señal

5.1.4. Son sencillos de diseñar

5.2. Integrados fabricados en base a CMOS

5.2.1. Microprocesadores

5.2.2. Memorias

5.2.3. Procesadores digitales de señales

5.3. Utilización conjunta entre transistores

5.3.1. pMOS

5.3.2. nMOS

5.4. Empleados en circuitos

5.4.1. CMOS análogos

5.4.2. CMOS y bipolar

6. Compuertas especiales

6.1. NOT

6.1.1. Implementa la negación lógica

6.1.2. La representación circuital es con un solo pulsador normal cerrado

6.1.3. Se fabrican de una sola entrada

6.2. XOR

6.2.1. Representación circuital

6.2.1.1. pulsadores normales cerrados

6.2.1.2. pulsadores abiertos

6.2.2. Se fabrican de dos y tres entradas

6.3. XNOR

6.3.1. Se conectan en un circuito combinado

6.3.2. En lógica, corresponde a la bicondicional "si y sólo si"

6.3.3. Se fabrican de dos entradas

7. Característica de las familias lógicas

7.1. TTL

7.1.1. Poseen diferencias en cuanto a velocidad, consumo de energía y costo

7.1.2. Son todas compatibles entre sí

7.1.3. El consumo relativamente alto de los circuitos con transistores bipolares

7.1.4. Su nivel de integración es medio

7.1.5. Se identifican con un código de 4 ó 5 cifras que comienza con el número 74

7.1.6. Los circuitos están diseñados para que los transistores conmuten entre corte y saturación

7.2. CMOS

7.2.1. Permite integrar sobre un mismo sustrato transistores MOS

7.2.1.1. NMOS

7.2.1.2. PMOS,

7.2.2. Anuló el consumo de potencia estática

7.2.3. Aumentó el nivel de integración

7.2.4. se identifican con un código que comienza con el número 4, mientras que las restantes 3 ó 4 cifras identifican la función lógica y la distribución de patas

7.2.5. La etapa de salida de los circuitos que se presentan permiten forzar un estado bajo o alto,