El procesador

Comienza Ya. Es Gratis
ó regístrate con tu dirección de correo electrónico
Rocket clouds
El procesador por Mind Map: El procesador

1. Ejecucion de una intruccion

1.1. Fetch (F) (obligatorio)

1.2. Decode (D)(obligatorio)

1.3. Execution(X) (obligatorio)

1.4. Memory Access(M)

1.5. Writeback(W)

2. Intrucciones

2.1. tipo I

2.1.1. Load/store

2.1.1.1. intrucciones: (F)(D)(X)(M)(W)

2.1.2. Aritmetica -logica

2.1.2.1. intrucciones: (F)(D)(X)(W)

2.1.3. Condicionales

2.1.3.1. intrucciones: (F)(D)(X)

2.1.4. incondicionales

2.1.4.1. intrucciones: (F)(D)(X)

2.2. tipo J

2.2.1. incondicionales

2.2.1.1. instrucciones: (F)(D)(X)

2.3. tipo R

2.3.1. Aritmetica logica

2.3.1.1. instrucciones: (F)(D)(X)(W)

3. Procesador monociclo

3.1. ejecucion tipica de una instruccion

3.1.1. 1.- todos los registros se cargan

3.1.2. 2.- valores se propagan por las redes combinacionales

3.1.3. 3.- se repite indefinidamente el proceso

3.2. ruta de datos

3.2.1. Mem de instrucciones

3.2.2. Mem de datos

3.2.3. 32 registros de datos

3.2.4. PC

3.2.5. 2 sumadores

3.2.6. ALU

3.2.7. extensor de signo

3.2.8. desplazador a la izquierda

3.3. ejecucion monociclo obliga

3.3.1. no usar mas de una vez por cada instruccion cada recurso

3.3.2. Mem de inst y datos separadas

3.3.3. añadir multiplexor cuando un valor pueda venir de varias fuentes

3.4. Diseño de controlador

3.4.1. tarea

3.4.1.1. realiza operaciones por modulos multifuncion

3.4.1.2. controla flujo de datos

3.4.2. control global: decodifica opcode

3.4.2.1. Entrada <-- opcode , Salida <-- valores para las señales de control

3.4.3. control local: decodifica campo funct

3.4.3.1. Entrada <-- Funct , Salida <-- genera la señal ALU control

4. Procesador multiciclo

4.1. ruta de datos

4.1.1. diseño

4.1.1.1. divide el trabajo en etapas

4.1.1.2. etapa relacionada con el HW

4.1.1.3. etapa se completa en un ciclo

4.1.1.4. periodo del procesador menor

4.1.1.5. CPI medio > 1

4.1.1.6. No son necesarios sumadores extra

4.1.1.7. instruccion tarda mas de un ciclo

4.1.1.8. No son necesarios 2 memorias diferentes

4.1.2. etapas

4.1.2.1. F --> Registro instruccion

4.1.2.2. D --> Lectura de operandos

4.1.2.3. X --> Operandos fuente ALU

4.1.2.4. M--> De memoria a MDR

4.1.2.5. W --> De ALUOut a registro

4.2. Puntos de control

4.2.1. no hay tabla de verdad

4.2.2. valores de señales se modifican con los ciclos de reloj

4.3. Unidad de Control

4.3.1. Global

4.3.1.1. Entrada <--- opcode

4.3.1.2. Circuito secuencial

4.3.1.3. Diseño

4.3.1.3.1. Maquina de estados

4.3.1.3.2. Microprograma

4.3.2. Local

5. Excepciones vs interrupcion

5.1. Excepciones

5.1.1. Evento que interrumpe ejecucion de un programa

5.1.2. Tratamiento

5.1.2.1. 1.- Salvar estado de procesador

5.1.2.2. 2.- corregir causa de excepcion

5.1.2.3. 3.- Restauar estado de procesador

5.1.2.4. 4.- Repetir ejecucion

5.2. Interrupcion

5.2.1. una excepcion que proviene fuera del microprocesador